嵌入式系统最小系统硬件设计.docx

通信课程设计嵌入式系统最小系统硬件设计2022-10-3名目引言2嵌入式最小系统2SEP3202 简述3最小系统硬件的选择和单元电路的设计3（一） 电源电路3（二）晶振电路5（三）复位及唤醒电路5（四）存储器61. FLASH 存储72. SDRAM8（五） 串行接口电路设计8（六）JTAG模块9（t） 扩展功能（LED） 10参考文献11引言嵌入式系统是以应用为中心，软件硬件可裁剪，适应应用系统对功能、牢靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。本文主要讨论了基于SEP3202 （内嵌ARM7TDMI处理器内核）的嵌入式最小系统，围绕其设计出相应的存储器、总线扩展槽、电源电路、复位电路、JTAG、UART等一系列电路模块。嵌入式最小系统依据IEEE的定义，嵌入式系统是：掌握、监视或者帮助装置、机器和设施运行的装置。这主要是从应用上加以定义的，从中可以看出嵌入式系统是软件和硬件的综合体，还可以涵盖机械等附属装置。不过上述定义并不能充分体现出嵌入式系统的精髓，目前国内一个普遍被认同的定义是：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、牢靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式最小系统即是在尽可能削减上层应用的状况下，能够使系统运行的最小化模块配置。以ARM内核嵌入式微处理器为中心，具有完全相配接的Flash电路、SDRAM电路、JTAG电路、电源电路、晶振电路、复位信号电路和系统总线扩展等，保证嵌入式微处理器正常运行的系统，可称为嵌入式最小系统。对于一个典型的嵌入式最小系统，以ARM处理器为例，其构成模块及其各部分功能如图1所示，其中ARM微处理器、FLASH和SDRAM模块是嵌入式最小系统的核心部分。MPU(ARM )时钟»模块卜模块NJTAG、模块UART模块卜> 微处理器采纳了 SEP3203； 电源模块为SEP3203内核电路供应2.5V的工作电压，为部格外围芯片供应3.3V的工作电压；> 时钟模块（晶振）一一通常经ARM内部锁相环进行相应的倍频，以供应系统各模块运行所需的时钟频率输入。32.768kHz给RTC和Reset模块，产生计数时钟，10MHz作为主时钟源；> Flash存储模块一一存放嵌入式操作系统、用户应用程序或者其他在系统掉电后需要保存的用户数据等；> SDRAM模块一一为系统运行供应动态存储空间，是系统代码运行的主要区域；> JTAG模块一一对芯片内部全部部件进行访问，通过该接口对系统进行调试、编程等，实现对程序代码的下载和调试；> UART模块一一用于系统与其他应用系统的短距离双向串行通信；> 复位模块一一实现对系统的复位；> 系统总线扩展一一引出地址总线、数据总线和必需的掌握总线，便于用户依据自身的特定需求，扩展外围电路。SEP3202 简述SEP3203处理器内嵌由英国ARM公司供应的ARM7TDMI处理器内核，整个芯片可以运行在75MHz。集成了支持黑白，灰度，彩色的LCD掌握器；多媒体加速模块，用于供应多媒体处理定点矢量乘加的计算力量；支持低成本的NAND Flash掌握器并可从其直接启动；支持多种外存类型:SRAM, NOR Flash, SDRAM；支持实时钟(RTC)；支持四通道的定时器和两通道的PWM；支持用于连接触摸屏通讯的SPI合同；支持两个UART掌握器，其中一个支持红外传输；支持USBL1 Device掌握器用于PC与移动终端之间的高速信息传输；支持MMC/SD卡掌握器，用户可以扩展系统的存储力量和外设功能；支持兼容AC97合同的掌握器，用于音频文件的播放和录制。SEP32O3处理器内嵌20KByte零等待的静态存储器(SRAM),用于多媒体处理时的核心代码与数据的存放，用户也可以将操作系统的核心代码或LCD帧缓存存放在该处理器中，用于供应更高的性能和更低的能量消耗;6通道DMA掌握器，为用户供应了高速的数据传输通道。为了支持低成本的系统方案，SEP3203支持外部32位/16位数据总线，结合ARM供应的Thumb指令集，将大大降低系统成本和功耗,考虑到Nand Flash的成本优势，SEP3203处理器供应专用的Nand Flash掌握器，并支持系统直接从Nand Flash启动。SEP3203处理器采纳LQFP176封装形式(针对用户需求,我们还可以供应BGA封装的版本)。最小系统硬件的选择和单元电路的设计(一) 电源电路电源电路的好坏，直接影响应用系统的稳定性、牢靠性、功耗、成本及电池寿命和牢靠性。电源系统的总体架构如图所示：VCORE VCC3 ToSEP3203 CORETo SEP32O3 I/OTo UART/Memery当电池电量充分时，由电池供应整个系统用电，当电池电量不足时,方面对电池充电，另一方面供应真个系统。主要包括以下几个部分：由5V输入电源一> 3.3V5V的DC-DC转换器，给SEP32O3及其他需要3.3V电源的外围电路供电。呼 5VCC3UI CMI084SVCC5> 25V5V的DC-DC转换器，给SEP32O3芯片内核电路供电。DI*IN4148UIVIN 3<VOUTAMS1I 17 25r C222 UFVCORE, ONP2.5VLED_R上电挨次为3.3V2.5V。其中5V 2.5V转换电路前面连接RC延迟网络，可获得比3.3V较晚些的上电时间，时间设为约10ms。C11 =C122C130.1F 0,lttF 0.1uF-C16I 0.1uFINT15ZjZZC291000pF电源电路中使用了大量的去耦电容，用于滤除沟通成分，使输出的直流电源更平滑。同时，每个芯片的电源引脚和地之间都连接了这样的去耦电容，以防止电源噪声影响元件正常工作。（二）晶振电路晶振电路为微处理器及其他电路供应工作时钟，是系统必需的重要电路。本系统用两个晶振电路分别为微处理器及其他电路供应工作时钟，32.768kHz给RTC （实时时钟电路）和Reset模块,产生计数时钟,10MHz作为主时钟源。电路图如下。其中CD4096是非门。R9IOM1Z15pF（三）复位及唤醒电路VCC3IN41481P4生RESET在应用系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。SEP3202中的Reset方案主要是产生整个系统工作需要的Reset信号，处理wakeup信号，对外接的不规章reset、wakeup信号进行规章化，避开误触发。外围硬件复位电路如图所示：RESET1K1RESET+ C5f 10UF jtD4OIN4148该复位电路的工作原理如下：在系统上电时，通过电阻R5向电容C5充电，当C5两端的电压未达到高电平的门限电压时，RESET端输出为低电平，系统处于复位状态；当C5两端的电压达到高电平的门限电压时，RESET端输出为高电平，系统进入正常工作。当用户按下按钮Kl时，C5两端的电荷被释放掉，RESET端输出为低电平，系统进入复位状态，再重复以上充电过程，系统进入正常工作状态。其中详细参数为：复位响应点电压(÷2.93.00V),复位时间(140560ms),有效复位条件(1V),并且支持手动复位功能。除此之外，我们还增加了一个watchdog电路，用于监视系统状态，防止系统锁死。使能watchdog功能以后，需要软件周期性复位，以避开该模块产生中断或者复位。设计该模块我们用到了芯片DS1232LPS。DS1232LP/DS1232LPS是一款低功耗的MicroMonitor芯片，用于监视微处理器掌握系统的三个关键条件：电源、软件运行和外部故障。首先，DS1232LP/DS1232LPS精确的温度补偿电路用于监视Vcc状态。一旦检测到主电源失效，DS1232LP/DS1232LPS将产生一个掉电中断信号，强制将处理器重置为有效状态。当Vcc回到电压容差范围，重置信号至少保持250ms的有效状态，以便恢复供电和保持处理器稳定。当软件没有对watchdog进行服务时，会产生timeout大事，通过配置中断使能寄存器中的中断位和reset恳求位可以产生中断和reset恳求，假如需要屏蔽也可以通过配置这两位来获得(默认状况为屏蔽)。其电路图如下：SW DIP-2RI3由于SEP3203芯片有四种工作模式,即slow、normak idle> sleep0为了关心系统从idle模式或sleep模式中恢复过来，建立完善的、有效的唤醒机制是必需的，这将从硬件上保证系统不会瘫痪。VCC3K2O O-WAKEUP1() uFR3330WAKEUP(四存储器存储器是计算机硬件系统中用于存放程序和数据等二进制信息的部件，是计算机的记忆部件。CPU依据地址访问存储单元，读出或写入数据。从一个存储单元读出或写入数据的时间称为读写时间，两次读/写操作之间的间隔称为存取周期，这两项是衡量存储器存取速度的指标。本次试验，我们所选取的FLASH以及SDRAM的芯片如下所示:型号描述W986416EHSDRAM 64MbitTE28F160NorFlash 16M bit1. FLASH 存储FLASH即为闪存，有很多种种类，从结构上分主耍有and、nand> nor dinor等，其中nand和nor是目前主流的类型，在嵌入式系统中，一般用FLASH来存放需要永久保存的程序和数据，掉电后不会丢失。而用SDRAM来存放系统运行时的数据，掉电后则消逝。综合各方面的性能，nand flash更优，它拥有较快的擦除和写入速度（大多数的写入操作需要先进行擦除操作）；在更低的成本上获得更大的容量；它的每个块最大擦写次数是100万次，远高于nor的10万次，拥有更长的使用寿命；并且nand的擦除单元（nor的擦出块单元为64128KB, nand的擦除块单元为832KB）更小，相应的擦除电路更简洁。但是在nand flash中，位反转的问题更加严峻,在使用nand闪存时必需同时使用EDC/ECC算法来确保其牢靠性，并且nand器件中的坏块是随机分布的，假如通过牢靠的方法不能进行坏块扫描，则将导致较高的故障率。与此同时，nor闪存的连接方式类似于其他存储器，并可以立接运行代码，而不像nand器件匕始终必需进行虚拟映射。并且在nor器件上.运行代码不需要任何的软件支持，在进行写入和擦除操作时，nor器件所'需:要的MTD （闪存技术驱动程序）相对较少，驱动程序还可用于对DiskOnChip产品进行仿零点和闪存管理，包括纠错、坏块处理和损耗平衡°虽然nand的性能较好，但是Nor Flash带有SRAM接口，有足够的地址引脚，可以很简洁的对存储器内部的存储单元进行直接寻址。在实际的系统中，可以依据需要选择ARM处理器与Nor Flash的连接方式。nor的操作最更加便利，电路也更为简易易懂，因此本次试验我们选择了 nor型的闪存。其电路图如下所示：皿Al