浅析车规级CPU IP和RISC-V的选择.docx

浅析车规级CPUIP和RISC-V的选择目前市场上大部分的车规MCU芯片的内核,基本分为几类：自研的坠IP：类似瑞萨的RH850,英飞凌的TriCOre等,德州仪器的C28ARM的IP：Corte-M0M4M7R5R5FR52其他第三方的IP：M*Core,SynOPSyS的ARC系列等R1SCT是一个开源开放的指令集架构,之前基于RISC-V架构的IP更多针对IoT,AI,Computing,如今，也有不少R1SeT针对汽车推出了CPUIP核，作为SoC内部重要的组成，今天针对32bit的RISC-VCPU做个简单汇总1Andes的布局晶心科技作为CPUIP的头部供应商，其拥抱RISCT比较早，RISC-VIP产品矩阵也是最为丰富；去年，晶心推出了首款通过ISo26262功能安全标准以选，ASI1-B的RISCTCPUIPN25F-SE这是一颗5级流水线（Corte-M4FCM33是3级流水线）的32位CPU,支持浮点单元及内存保护PMP,支持ECC的存储接旦及CaChe；P1ICTrapIStatus1个InterruptInterfacePMUWFIModeDebugModu1eHWBreakpointN25F-SEUCorezPMPI-1oca1Mem.withECCMu1tip1ier;DividerI-CachewithECCD-1oca1Mem.withECCD-CachewithECCBranchPredictionI1MSRAM1HAHB/AXISP/DPFPUKEYFEATURESCertifiedaccordingtoISO26262:2018editionseriesofstandardsComp1iantWit1AndesTechno1ogyDeve1opmentProcesscertifiedbyparts2,4,5,Topreventsys618and9ofthestandardsforcomponentsuptoASI1DAndesCoreN25F-SECPUIPcertifiedbyparts2,4part1y,5,8andTopreventran9ofthestandardsincomp1iancewithASI1BrequirementsSupportinginterna1andexterna1safetymechanisms;inc1udingqua1itativeDFMEA(DesignFai1ureModeandEffectsAna1ysis)andFaci1itatefunc,quantitativeFMEDA(Fai1ureModes,Effects,andDiagnosticAna1ysis)eva1uationsCertifiedbySGS-TUVSaarGmbH,withDAkkS1ogoAuditedIndeP12SiFive的布局SiFiVe作为R1SeT基金会“嫡系”，技术实力及产品自然是领先针对汽车，其发布了3个系列，其中E6-A系列是面向微控!避级别的符合功能安全的32位CPUSiFiveAutomotiveFami1y BroadestrangeofoptimizedRISC-Vsafetyprocessors(ISO26262ASI1B,ASI1Dandsp1it1ock) ADAS/AD；IVI,Body；Powertrain,Centra1Compute SafetyIs1ands其中，E6-A支持6级流水线和单/双精度浮点，匹配ARMCotex-R5X系列，支持最高ASI1-D,支持互锁及分开不同的配置E6-ASAq1Sp1it-1ockE6-ADa,1DC1SE6-ABa,1Minima11ogicRedundancy芯小二的下午茶芯来科技芯来的老板作为国内最早的R1SeT推崇者，其在RISCTIP的布局也是很早,也是大陆率先面向汽车应用布局的RISCTIP公司其车规RISC-VIP覆盖了ASI1-B-ASI1-D其中，NA900是一个支持9级流水线的高性能IP,支持1oCkStep,等级达到ASI1-D；芯来科技NA900车规级CPUIPRead/WriteCtr1MasterCoreECCGenICacheDcacheBPUT1BI1MD1MSystemBusPeriPhera1BUSECC/ParityCheckSECDEDECC/ParityDe1ayDua1Core1ockStep2023/8/28SoftwareTest1ibraryConfidentia1©2023Nuc1ei.A11RightsReserv审核刘清