构建JESD204B链路的步骤.docx

构建JESD204B链路的步骤JESD204B协议中的三个状态对于在链路的TX和RX之间构建有效数据链路非常重要，它们是：代码组同步(CGS)、初始信道对齐序列(I1AS)和用户数据。今天我将探讨在TX与RX之间必然会出现的信号发送技术,完成构建有效链路所需的必要步骤。图1JESD204BTX至RX链路的信号连接从TX(tx-dataout)到RX的信号是包含数据链路的串行解串器信道信号。这些信号示需要偏移对齐。从RX回到TX的信号是SYNCn请求信号。时钟芯片通常是1MK04828超低抖动合成器与抖动清除器，可为tx1ink_c1k和rx1ink_c1k提供一个器件时钟。此外，它还可提供用来同步TX和RX时间域的SYSREFo发送器和互补的接收餐包含8b10b编码、数据链路层、扰频器和传输层。我们假设发送器和接收器都采用相同的1MFS配置和P11设置。要在经过JESD204B协议的各个状态时检验信号，可使用FPGA厂商提供的信号分析工具。构建JESD204B链路的第一步是RX发信号通知TX开始代码组同步(CGS)：a.)RX针对TX降低SYNC信号，请求执行CGSob.)TX的回应将是开始发送K28.5字符(8b10b编码之前的OxBC十六进制)。c.)RX接收到并最少解码4个K28.5字符后，它会提高SYNC信号，让TX开始发送I1AS序列。ac图2a）从RX到TX的SYNC低信号请求；b）TX以K28.5（OxBC八位位组）作为回应；c）在RX收到K28.5字符后，SYNC被提高，使TX开始发送I1AS下一步是初始信道对齐序列（I1AS）：d.）一旦SYNC升高，TX就会在本地多帧时钟（1MFC,1MFC在图中未显示）的上升沿位置的每个信道上发送I1AS信号。所有信道都将从源头与该1MFC边沿对齐。e.）I1AS总是包含4个多帧数据。每个多帧数据都以一个K28.0字符开始，以一个K28.3字符结束。链路配置数据在第3个八位位组开始的位置通过第二个多帧数据发送。MuM-Frame1Muft>Fraw2Mui>Fram3MMC图3d）SYNC被RX提高，以告知TX开始I1AS；e）通过所有信道发送I1ASf.）图4概括说明了I1AS多帧数据的结构，这可在TX发出的I1AS八位位组数据流中证实。K28.0二R和K28.3=A字符可用来对齐多点链路中的所有信道。K2B5S<xfCtwactarQK?8OSIMIaSa*quncIK2S31MWA*grrr*rxChar目K2&.4SUrt<1MCon*9DaU"迹疹"不图4.I1AS结构完成I1AS后，TX将通过串行信道发送有效用户数据。g.）在RX内部，每个信道都会在每个信道的弹性缓冲器中存储I1AS序列的最后一个A字符以及紧跟其后的任何用户数据。弹性缓冲器中用户数据的释放点通常是在检测到每个信道弹性缓冲器中最后一个A字符后的下一个1MFC上升沿。接收到的用户数据就像在TX侧一样，将需要通过传输层的背面，将串行位重新排列为有意义的并行样片。h.）该信道对齐特性可确保来自每个信道的所有数据都可对齐。此外，它还可承受物理布局导致的任何信道偏移。这是在实现确定时延（该主题我将在以后的博客中介绍）过程中所使用的重要特性之一。