FPGA芯片内部结构解析(1).docx

FPGA芯片内部结构解析(1)FPGA芯片内部逻辑a.Xi1inxFPGA的可配置逻辑块以Xi1inx主流的7系列为例，一颗FPGA内部通常都会有数千到数十万不等的可配置逻辑块(COnfigUrabIe1ogiCB1ock,简称C1B)呈矩阵排布的C1B就构成了最基本的FPGA逻辑资源的架构Xi1inx7系列的可配置逻辑块可以有效的支持以下特性使用6输入查找表技术可选的2个5输入查找表功能可实现分布式RAM和移位寄存器功能用于运算功能的专用高速进位链支持资源高利用率的丰富复用开关FPGA内部丰富的可编程逻辑块a.1Xi1inxFPGA的可配置逻辑块C1B内部结构与S1ice从微观角度看，C1B内部主要由2个更小的单位S1ice所组成每个S1ice都有独立的高速进位链以及独立的布线通道连接到矩阵开关,通过矩阵开关可以实现S1ice与FPGA大布线池之间的灵活编程每个SIiCe单元则包含了以下更小的功能块4个逻辑功能发生器（或查找表）8个存储单元（或触发器）功能丰富的复用开关进位链COUTCOUTCINCIN<徽信号MbUW1C1B内部结构a.2Xi1inxFPGA的可配置逻辑块S1ice内部结构单元s1ice内部2个非常基本且重要的结构单元6输入查找表(1ook-uptab1e,1UT)：用于执行最基本的逻辑操作触发器(F1ip-F1op,FF)：用于存储1UT操作结果的寄存器单元对于Xi1inx的7系列FPGA器件所使用的6输入查找表，通常也可以配置实现以下不同的应用功能任何用户定义的6输入布尔运算功能任何用户定义的2个5输入布尔运算功能，前提是2个输出分别对应的5输入是共用的任何用户定义的2个3输入或少于3输入的布尔运算功能a. 3Xi1inxFPGA的可配置逻辑块触发器触发器也是FPGA内部基本的存储单元触发器单元通常用于配对1UT进行逻辑流水线处理和数据存储基本的触发器结构包括了一个数据输入，一个时钟输入,一个时钟使能信号，一个复位信号和一个数据输出触发器工作原理数据输入蜀旦上的任何值在每个时钟上升沿将被锁存并送到输出端口时钟使能信号是为了使触发器能够连续多个时钟周期保持某个固定电平值时钟使能信号拉高时，新的数据才会在时钟上升沿被锁存到数据输出端口上FF1ADQ-1_BQ-CEC1KSR点信号:iW1xuari触发器结构b.Xi1inxFPGA的内部结构b.IXi1inxFPGA的内部结构IO块、布线池和C1B围绕在C1B周围丰富的行、列走线我们称之为布线池，它用于衔接FPGA的各个C1B以及其它相关的资源在FPGA芯片四周的小矩形以及延伸出去的短线，则是FPGA和外部芯片接口的IO块的示意IO块、布线池和C1Bb. 2Xi1inxFPGA的内部结构丰富的其它FPGA资源以成块出现的FPGA内嵌存储器（块RAM）用于产生不同时钟频率的锁相环（P11时钟发生器）以及相应的时钟布线资高速串行收发器外部存储器控制器（硬核IP）用于实现数字信号处理的乘累加模块（皿S1ice）模拟数字转换模块（Xi1inXFPGA器件特有的Ana1og-t。-DintaiConverter,简称XADO块RAM高速串行Jjr收发器ODO00O0OMnODDDDODDQWHDOOQDQODDQDDff1ODDODOO数字信号处理块DWDODDDDDODDOODDaIJ:DODODDDD1DODDDOOQDOOOODDDODDOODf1外部存储器控制器P11时钟发生器