FPGA实战开发技巧（10）.docx
FPGA实战开发技巧(10)5.5.3SPI串行F1ash配置模式1. SP1串行配置介绍串行F1aSh的特点是占用管脚比较少，作为系统的数据存贮非常合适，一般都是采用串行外设接旦(SP1总线接口)。F1ash存贮器与EEP幽1根本不同的特征就是EEPROM可以按字节进行数据的改写，而FIaSh只能先擦除一个区间，然后改写其内容。一般情况下，这个擦除区间叫做扇区(SeCtOr),也有部分厂家引入了页面(Page)的概念。选择F1aSh产品时,最小擦除区间是比较重要的指标。在写入FIaSh时，如果写入的数据不能正好是一个最小擦除区间的尺寸，就需要把整个区间的数据全部保存另外一个存贮空间，擦除这个空间，然后才能重新对这个区间改写。大多数FIaSh工艺更容易实现较大的擦除区间，因此较小擦除区间的F1aSh其价格一般会稍贵一些。此外，SP1是标准的4线同步串行双向总线，提供控制器和外设之间的串行通信数据链路,广泛应用于嵌入式设备中。赛灵思公司的新款FPGA都支持SP1接口。SPI总线通过4根信号线来完成主、从之间的通信，典型的SP1系统中常包含一个主设备以及至少一个从设备，在FPGA应用场合中，FPGA芯片为主设备,SPI串行F1ASH为从设备。4个SP1接口信号的名称和功能如表5-2所示。SP1接口信号名信号功能描述SC1KSP1接口工作的串行时钟MOSI从主机到从机的数据信号,用于将主机的执行代码和数据发送到从机上MISO从从机到主机的数据信号，用于收集从机的所传输的数据信号SS_n从机片选信号.低电平有效。当其为高/S.菽*献忐的控制,并将M1SO跳口置为高阳状态表5-2SP1接口信号列表一个主芯片和一个从芯片的通信接口如图5-24所示。FPGA通过SC1K控制双方通信的时序，在SS_n为低时，FPGA通过MoS1信号线将数据传送到F1ASH,在同一个时钟周期中,F1ASH通过SoMI将数据传输到FPGA芯片。无论主、从设备，数据都是在时钟电平跳转时输出，并在下一个相反的电平跳转沿，送入另外一个芯片。图5-24SP1接口连接示意图其中SC1K信号支持不同的速率，一般常采用20MHz。通过SP1接口中的CPo1和CPHA这两个比特定义了4种通信时序。其中，CPo1信号定义了SC1K的空闲状态，当CPO1为低时，SC1K的低电平为空闲状态，否则其空闲状态为高电平；CPHA定义了数据有效的上升沿位置，当其为低时，数据在第1个电平跳转如有效，否则数据在第2个电平跳转沿有效。其相应的时序逻辑如图5-25所JO图5-27CPHA为低时SPI的总线时序示意图图5-28CPHA为高时SPI的总线时序示意图可以通过增加片选信号SS_n的位宽来支持多个从设备，SS_n的位宽等于从设备的个数。对于某时刻被选中的从设备和主设备而言，其读写时序逻辑和图5-29一样。图5-29多个从芯片的连接电路图SPI串行F1ASH作为一种新兴的高性能非易失性存储器，其有效读写次数高达百万次，不仅引脚数量少、封装小、容量大，可以节约电路板空间，还能够降低功耗和噪声。从功能上看，可以用于代码存储以及大容量的数据和语音存储，对于以读为主，仅有少量擦写和写入时间的应用来说，支持分区（多页）擦除和页写入的串行存储是最佳方案。2. SP1串行F1ASH配置电路SPI串行配置模式常用于已采用了SPI串行F1ASHPROM的系统，在上电时将配置数据加载到FPGA中，这一过程只需向SP1串行发送一个4字节的指令，其后串行F1ASH中的数据就像PROM配置方式一样连续加载到FPGA中。一旦配置完成，SP1中的额外存储空间还能用于其它应用目的。Dspi配置电路虽然SP1接口是标准的4线接口，但不同的SP1F1ASHPROM芯片采用了不同的指令协议。FPGA芯片通过变量选择信号VS2:0来定义FPGA和SP1F1ASH的通信方式、FPGA的读指令以及在有效接收数据前插入的冗余比特数。常用SP1F1ASH与FPGA的有效操作配置如表5-3所示,其余的VS2:0配置留有它用。表5-3赛灵思芯片所支持的SP1F1ASH存储器以及配置列表从整体上看来，控制SP1串行闪存比较容易，只需要使用简单的指令就能完成读取、擦除、编程、写使能/禁止以及其它功能。所有的指令都是通过4个SP1引脚串行移位输入的。.YcCNIPUOcSIS蟒1""¼>ro>,0-*MOVCCOqUOSI(MNCSOj1-CC1KZxiinxVCCAUKTCK恒SPI><1Fkjm.=PROGKAMTO1TDOPROftJJDCN，CNo一%费翁¾?:XSPertanQEMAZANINI7.B*2皿DJsPIb1ashHaDWVOCMJX图5-30支持快读写的串行F1ASH配置电路示意图不同型号的FPGA芯片具有数目不同的从设备片选信号，因此所挂的串行芯片数目也就不一样。例如：SPartan-3E系列FPGA芯片只有1位SP1从设备片选信号，因此只能外挂一片SPI串行F1ASH芯片。在SPI串行F1ASH配置模式下，M20=3,b001oFPGA上电后,通过外部SP1串行F1ASHPROM完成配置,配置时钟信号由FPGA芯片提供时钟信号，支持两类业界常用的F1ASH0图5-30给出了Spartan3E系列FPGA支持OXOB快速读写指令的STMicro25系列PROM的典型配置电路。其中的F1ash芯片需要F1ash编程器来加载配置数据；单片的FPGA芯片构成了完整的JTAG链，仅用来测试芯片状态，以及支持JTAG在线调试模式，与SPI配置模式没有关系。从中可以看出，SPIFIaSh容量大，适合于大规模设计场合。但由于SP1配置需要专门的FIaSh编程器，且操作起来比较麻烦，不适合在产品研发阶段调试FPGA芯片，因此一般还会添加JTAG链专门用于在线调试。图5-31A1meISPI串行F1ASH配置电路示意图图5-31给出了Spartan3E系列FPGA支持SPI协议的Atme1公司“C”、“D”系列串行F1ash芯片的典型配置电路。这两个系列的F1ASH芯片可以工作在很低温度，具有短的时钟建立时间。同样，单片的FPGA芯片构成了完整的JTAG链，仅用来测试芯片状态，以及支持JTAG在线调试模式，与SP1配置模式没有关系。表5-3给出了SP1配置接口的连线说明，每个SP1F1ashPRoM采用的名字略有不同，SPIF1ashPRoM的写保护信号和保持控制信号在FPGA配置阶段是不用的。其中HO1D管脚在配置阶段必须为高，为了编程FIaSh存储器，写保护信号必须为高。
