关于英特尔4处理节点技术详解.docx

《关于英特尔4处理节点技术详解.docx》由会员分享，可在线阅读，更多相关《关于英特尔4处理节点技术详解.docx（9页珍藏版）》请在第一文库网上搜索。

1、关于英特尔4处理节点技术详解今年最受期待的演讲之一来自英特尔,他在展会上概述了即将推出的英特尔4工艺的物理和性能特征，该工艺将用于定于2023年发布的产品。英特尔的发展4工艺对英特尔来说是一个重要的里程碑，因为它是英特尔第一个采用EUV的工艺，也是第一个超越陷入困境的IOnm节点的工艺一一这使英特尔第一次有机会重回正轨，重新获得晶圆厂的霸主地位。英特尔计划于周二在题为“具有针对高密度和高性能计算优化的高级FinFET晶体管的英特尔4CMOS技术”的演讲/论文中发表他们的英特尔4演示。但今天早上，在展会开始前，他们重新发布了论文及其所有相关数据，让我们第一次看到英特尔正在获得什么样的几何形状，以

2、及有关所使用材料的更多信息。InteI4以前称为Inte1的7nm工艺，是Inte1第一次在其切!上使用EUV光刻技术。很长一段时间内，EUV的使用既可以让英特尔绘制更先进的制造节点所需的那种更小的特征，同时让英特尔通过今天的多核技术减少所需的制造步骤数量。图案化DUV技术。不同寻常的是，英特尔发现自己是进入EUV的三大晶圆厂中的最后一家一一该公司将EUV传递给IOnm代，因为他们觉得它还没有准备好，然后延迟IOnm和7nm推迟了英特尔的EUV采用点显著地。因此，英特尔将在EUV驱动的收益基础上迅速崛起，尽管他们仍然需要弥补失去的时间和台积电的经验优势。英特尔4的开发对公司来说也是一个关键时刻

3、，因为它最终让他们摆脱了陷入困境的IOnm工艺。虽然英特尔已经设法制造出适合其10纳米工艺节点的产品一一尤其是他们最新的10纳米增强型SuperFin变体，我们更好地称为英特尔7但它并非完全没有太多的血汗和岁月。英特尔认为，他们试图用IOnm一次做太多事情一一无论是在缩放方面还是在太多新的制造技术方面这反过来又让他们倒退了好几年，因为他们解开了这些混乱，发现并迭代出了什么问题。不出所料，英特尔在他们的第一个EUV节点上没有那么激进，而且公司总体上采取了更加模块化的开发方法，允许实施新技术（并且，今年最受期待的演讲之一来自英特尔，他在展会上概述了即将推出的英特尔4工艺的物理和性能特征，该工艺将用

4、于定于2023年发布的产品。英特尔的发展4工艺对英特尔来说是一个重要的里程碑，因为它是英特尔第一个采用EUV的工艺，也是第一个超越陷入困境的IOnm节点的工艺一一这使英特尔第一次有机会重回正轨，重新获得晶圆厂的霸主地位。英特尔计划于周二在题为“具有针对高密度和高性能计算优化的高级FinFET晶体管的英特尔4CMOS技术”的演讲/论文中发表他们的英特尔4演示。但今天早上，在展会开始前，他们重新发布了论文及其所有相关数据，让我们第一次看到英特尔正在获得什么样的几何形状，以及有关所使用材料的更多信息。Inte14以前称为InteI的7nm工艺，是InteI第一次在其芯片上使用EUV光刻技术。很长一段

5、时间内，EUV的使用既可以让英特尔绘制更先进的制造节点所需的那种更小的特征，同时让英特尔通过今天的多核技术减少所需的制造步骤数量。图案化DUV技术。不同寻常的是，英特尔发现自己是进入EUV的三大晶圆厂中的最后一家一一该公司将EUV传递给IOnm代，因为他们觉得它还没有准备好，然后延迟IOnm和7nm推迟了英特尔的EUV采用点显著地。因此，英特尔将在EUV驱动的收益基础上迅速崛起，尽管他们仍然需要弥补失去的时间和台积电的经验优势。英特尔4的开发对公司来说也是一个关键时刻，因为它最终让他们摆脱了陷入困境的IOnm工艺。虽然英特尔已经设法制造出适合其10纳米工艺节点的产品一一尤其是他们最新的10纳米

6、增强型SuperFin变体，我们更好地称为英特尔7但它并非完全没有太多的血汗和岁月。英特尔认为，他们试图用IOnm一次做太多事情一一无论是在缩放方面还是在太多新的制造技术方面这反过来又让他们倒退了好几年，因为他们解开了这些混乱，发现并迭代出了什么问题。不出所料，英特尔在他们的第一个EUV节点上没有那么激进，而且公司总体上采取了更加模块化的开发方法，允许实施新技术（并且，Introducing1ntesnewnodenaming反过来，英特尔4将首先用于英特尔即将推出的Meteor1ake客户端SoC,该SoC有望成为英特尔第14代酷睿处理器家族的基础。尽管要到2023年才发货，但英特尔已经按照

7、公司典型的启动流程在他们的实验室中启动并运行了Meteor1ake。除了在工艺技术上取得显着进步外，Meteor1ake还将成为英特尔的第一个基于ti1e/chip1et的客户端CPU,它使用混合用于I0CPU内核和GPU内核的ti1e。Meteor1akepowemgoninQ22Zshippingin2023NewF1exib1eTi1edArchitectureHybridCores1owerPowerNextGenGraphicsEngine:tGPUIntegratedA1Acce1erationInte14物理参数：密度比InteI7高2倍，钻继续使用深入英特尔4进程，英特尔已着手

8、解决一些不同的问题。首先，当然是密度。英特尔正在努力保持摩尔定律的活力，虽然Dennard缩放的同时死亡意味着在每一代上点亮两倍数量的晶体管不再是一件简单的事情，更高的晶体管密度可以在相同的硬件上提供更小的芯片，或者使用更新的设计投入更多的内核(或其他处理硬件)。比较英特尔4和英特尔7比较英特尔4和英特尔7英特尔4英特尔7改变鳍间距3珈米34纳米0.88XContactGatePo1yPitch50米54/60纳米0.83X最小金属间距(MO)30米4网米0.75XHP磁带库高度240小时408JB0.59X面积(图书馆高度XCPP)12Knm224.4Knm20.49X英特尔在本周的论文中发

9、布的数据中，英特尔4的鳍片间距降至30纳米，是英特尔7的34纳米间距的0.88倍。同样，接触栅之间的间距现在为50nm,低于之前的60nno但最重要的是，最低层(MO)的最小金属间距也是30nm,是Inte17上MO间距大小的0.75倍。英特尔的库高度也被降低了。InteI4上高性能库的单元高度为240nm,仅为Inte17HP单元高度的0.59倍。因此，英特尔声称英特尔4的密度比英特尔7增加了2倍一一或者更具体地说，晶体管的尺寸减少了一半一一这是传统的全节点晶体管密度的改进。由于芯片是二维结构，英特尔为此使用的度量标准是将HP单元高度乘以接触的多晶硅间距，这实际上是单元的宽度。在这种情况下，

10、英特尔7获得24,408nm2,英特尔4获得平坦的12,000nm2,是基于英特尔7的单元面积的0.49倍。当然，并非每种类型的结构都以相同的因素与新的工艺节点进行扩展，英特尔4也不例外。据该公司称，英特尔4上的SRAM单元的大小仅为英特尔7上相同单元的0.77倍左右。因此，虽然标准化逻辑单元的密度翻了一番，但SRAM密度（对于等效SRAM类型）仅提高了30%左右。但他们并没有正式整体晶体管密度与及其HP库每mm2160MTrmm2左而且，不幸的是，虽然英特尔在谈论标准单元的密度,披露实际的晶体管密度数据。目前，英特尔告诉我们的是,他们目前提供的2倍数字相得益彰。根据我们对英特尔7密度8000

11、万个晶体管的了解，英特尔4的HP库将达到右。由于这些数字是针对英特尔的低密度高性能库的，因此显而易见的后续问题将是针对高密度库的数字一一传统上，这些数字会进一步压缩以换取降低的时钟速度。然而事实证明，英特尔不会为英特尔4开发高密度库。相反，英特尔4将是一个纯粹的高性能节点，高密度设计将伴随后续节点英特尔3出现。这一不同寻常的发展源于英特尔在工艺节点开发方面的模块化努力。在未来五年左右的时间里，英特尔基本上采用了类似滴答滴答的策略进行节点开发，英特尔基于新技术（例如EUV或高NA机器）开发了一个初始节点，然后在此基础上开发了更多的节点。精炼/优化的继任者。就英特尔4而言，虽然它在英特尔的晶圆厂内

12、为EUV做重要的开创性工作，但该公司更大的计划是让英特尔3成为其长期、长寿命的EUV节点。所有这一切都意味着英特尔不需要英特尔4的高密度库，因为它计划在一年左右的时间内被功能更全面的英特尔3所取代。由于英特尔3在设计上与英特尔4兼容，因此可以清楚地看到英特尔如何在时间表允许的情况下推动其自己的设计团队使用后者的流程。英特尔代工服务客户也将处于类似的境地一他们可以使用英特尔4,但IFS更专注于提供对英特尔3的访问和设计帮助。FETDUV/EUVEMIB2023Q1Q2Q3Q4FinFETInte17Inte14DirvEUVFMIB55micronInte1Time1inesQ1FoverosF

13、overosOmnC*MMTech、Or.InCutrrt!FoverotDirecthWc9f1Pww17M4FoverosOmni425micronFoverosSOmTFoveros36mkro回到Inte14本身，与InteI的IOnm工艺相比，新节点对金属层进行了重大更改。众所周知，英特尔在其IOnm工艺的最底层用钻代替了铜，该公司认为出于晶体管寿命（抗电迁移）的原因，这是必要的。不幸的是，从性能（时钟速度）的角度来看，钻并没有那么好，长期以来一直怀疑转向钻是英特尔IOnm开发的主要绊脚石之一。反过来，对于英特尔4,英特尔正在后退半步。该公司仍在其工艺中使用钻，但现在他们使用的不是纯

14、钻，而是他们所谓的增强铜（CeU）,即铜包覆钻。eCu背后的理念是两全其美，保持掺杂铜金属化层的性能，同时仍获得钻的抗电迁移优势。nE二号wPaZeEJONInte14EnhancedCu*I1-.Inte1710-year10.1%targetPUreCo.!Inte17IJCuA11oy0.S00.7OB0.911.1Norma1ized1ineResistanceAU比较了不同冶金选项的电迁移寿命和线路里明。虽然英特尔不再使用纯钻，但在某些方面，他们对钻的使用总体上正在增加。英特尔的IOnm工艺仅将钻用于接触栅极和前两个金属层，而英特尔4正在将eCu的使用扩展到前5个金属层。因此，芯片中

15、完整金属层堆栈中最低的三分之一使用的是英特尔的钻包铜。然而，英特尔已经从栅极本身中去除了钻。现在是纯鸨，而不是鸨和钻的混合物。英特尔4金属堆栈层金属沥青鳍-3网米门铝5网米金属0桐/钻包层30米金属1蒯钻包层5物米金属2桐/钻包层45纳米金属3铜/钻包层5勘米金属4桐/钻包层4网米金属5,6铜6勘米金属7,8桐84纳米金属9,10桐98金属11,12铜130纳米金属13,14洞160纳米金属15桐280纳米巨型金属0铜1080纳米巨型金属1铜4000小总而言之，英特尔4的金属层数量比英特尔7有所增加。后者有15个用于逻辑的金属层，而英特尔4挤进了第16层。这与通常的两层电源布线相连，英特尔称其为巨型层，因为它们的间距相对较大，分别为1080nm和4000nmo除了更紧密的栅极和金属层间距之外，英特尔还通过更改互连设计规则来提高密度的另一个领域。在Ir1teI4中，Inte1已经转向他们所谓的网格互连设计，简而言之，它只允许按照预定网格放置金属层之间的通孔。以前，过孔可以放置在