全球首个符合ASIL-D的车规级Chiplet D2D互连IP流片.docx
《全球首个符合ASIL-D的车规级Chiplet D2D互连IP流片.docx》由会员分享,可在线阅读,更多相关《全球首个符合ASIL-D的车规级Chiplet D2D互连IP流片.docx(8页珍藏版)》请在第一文库网上搜索。
1、随着摩尔定律放缓,Chip1etSOC近年来被视为后摩尔时代推动下一代范片革新的关键技术。芯片巨头迪_就凭借着在ChiPIet上的投入,在过去几年大大拉近了与英特尔在数据中心处理器领域的差距。特斯拉引领了智能汽车电子电器架构由域内集成演变为跨域融合及中央计算架构。近期出现的AIGC促使汽车产业将智能化向更广泛的应用领域发展。智能汽车对算力需求的飙升使得行业迫切需要平台化计算硬件来实现降本增效,Chip1et异构集成技术无疑是打破后摩尔时代算力瓶颈的关键。全球多家车厂已经在使用ChiPIet技术进行下一代芯片巨品的研发,实现高性能、可拓展的芯片平台,从而覆盖不同车型、不同配置的算力需求。英佳达等
2、芯片厂商最近也宣布了ChiP1et在车载领域的一些战略部署。但ChiPIet在车载领域的实践不是一蹴而就的,谁能拿出既满足车载大算力需求,又满足低成本,还满足车规要求,更能为客户创造差异化价值的芯片方案,谁才能够站在后摩尔时代主导住行业的舞台中心。决定ChiP1et产品性价比和可靠性的关键技术之一:Chip1etD2D片间互连技术从理论上来说,ChiPICt就像是搭建乐高积木,通过将单芯片拆分成若干个较小的裸片(Die),再将其互连并封装成一个异构集成芯片,从而达到甚至超越采用先进工艺芯片的性价比。但是具体到车载领域,Chip1et还面临着诸多挑战,其中芯片架构和互连方式是最需攻克的两大难关。
3、其中芯片架构上的挑战在于:将原来在单芯片上所实现的功能拆分为多颗Chip1et共同去完成时,ChiPIet之间(Die-to-Die,简称D2D)通信效率的降低会造成整体性能下降。如何找到最佳拆分方式,将性能下降控制在最低程度,是芯片架构设计的关键。而互连方式的挑战也同样在于:如何在满足市场对于成本、可靠性要求的前提下,尽量减少ChiPIetD2D通信效率的降低。Chip1etD2D互连技术根据工作方式的不同主要可分为并行互连及串行互连,以下是两者的对比:并行互连先进封装:低延迟,高成本并行互连不仅降低了两颗芯片之间的延迟,还可以通过增加总线宽度来提升带宽。然而,并行互连面临的现实瓶颈是制造成
4、本偏高。究其原因,是因为并行互连的I/O连接线数量较大,需要依赖诸如CoWoS、InFO一类的先进封装技术,而这会导致成本的巨大提升,也对可靠性提出了更高的挑战。串行互连传统封装:高延迟,低成本串行互连技术大大减少了芯片之间通信所需的I/O连接线总数,因此不需要依赖于先进封装,可以实现相对较低的成本,也相对比较容易实现更高的可靠性。但串行互连方式通常会引起额外约50T50I1S的延迟,不能满足实时性要求较高的应用需求。在智能汽车这样一种对性能(尤其是实时性)、成本和可靠性都非常敏感的应用场景下,如果采用常见的串行互连方式及传统封装技术,虽然可以降低成本和可靠性风险,但显然在通信延迟性能方面又远
5、达不到实时性要求;而如果采用所谓的先进封装技术实现并行互连,其高昂的成本和未经车规检验的可靠性等风险都会让人望而却步。在满足可靠性前提下,做好性能与成本之间的平衡,是ChiP1etD2D互连方式的制胜关键。为车载中央计算而生,芯砺智能独创ChiPIetD2D互连IP流片芯砺智能全自研的ChiP1etD2D互连IP兼有并行互连技术的高带宽、低延迟和串行互连技术的高可靠性、低成本的优势。该互连IP的端到端延迟小于5ns,和片内总线延迟在一个量级,可以很好地支持不同处理器之间,以及处理器和存储器之间的低延迟互连的要求。另一方面,当前先进封装还未能完全符合车规要求,而芯砺智能ChiPIetD2D互连I
6、P支持车规级传统封装,可以广泛应用于车载领域。Chip1etAPBFrom/toChip1etGenera1PurposeD2D(initiator)GenPurpos(tarAXIstreamTo/fromchip1etAXIRDfromchip1etAXIRDD2D(initiator)AXIRC(tarAXIWTfromchip1etAXIWTD2D(initiator)AX1W(tar图1Chip1etD2D互连IP框图芯砺智能的ChiPIetD2D互连IP采用专利性的设计,通过一种用于片间互连的总线流水线性结构,做到了以较小的实际位宽来实现片间高带宽及低延迟的互连,从而可以摆脱对先进
7、封装的依赖,用低成本的传统封装来实现片间互连。基于传统封装的Chip1etD2D互连技术更易于实现AEC-Q1OO的车规认证,从而达成高性价比、高可靠性的解决方案。并行互连技术(如COWOS或InFo)串行互连技术(5XSRSRSerdes)芯砺Die间互连技术(独创的低延迟、低时技术)图2芯砺ChiP1etD2D核心优势:并行性能,串行成本得益于这些领先的设计,芯砺智能的ChiPIetD2D互连IP可广泛应用于各种需要高带宽、高可靠性、低延迟、低成本的应用场景,包括自动驾驶、高性能边缘计算、机器人、人工智能等领域。以先进的驾驶辅助系统和自动驾驶领域为例,这样的应用场景对系统的实时性和安全性有
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 全球首个符合ASIL-D的车规级Chiplet D2D互连IP流片 全球 符合 ASIL 车规级 Chiplet D2D 互连 IP