基于FPGA的NoC多核处理器的设计.docx
《基于FPGA的NoC多核处理器的设计.docx》由会员分享,可在线阅读,更多相关《基于FPGA的NoC多核处理器的设计.docx(3页珍藏版)》请在第一文库网上搜索。
1、基于FPGA的NoC多核处理器的设计摘要:为了能够灵活地验证和实现自主设计的基于NOC的多核处理避,缩短NoC多核处理器的设计周期,提出了设计集成4片VirteX-655OTFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、虫遮、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。0引言由于基于传统SoC(SyStenron-ChiP)的单芯片处理器在内核频率、片上通信、功耗以及面积等
2、方面面临着很大问题,基于NOC(netw里k-on-chip)的多核处理器应运而生,从体系架构上解决了前者所面临的诸多问题。NoC互连结构具有IP间的并行通信、扩展性好以及吞吐量大等优势,并且解决了多核处理器的体系结构问题以及困扰总线结构的全局时钟问题。因此,NOC互连结构是多核处理器系统最有前途的解决方案。目前,FPGA芯片作为承载和验证基于NoC的多核处理器硬件设计的途径,已经成为了研究热点,但是随着硬件设计的规模不断增加,单片FGPA的硬件资源并不能满足基于NoC的多核处理器需求。因此,本文设计的验证平台采用了4片Xi1inX公司的40nmVirteX-6系列中的XC6V1X550T(F
3、F1759);该芯片具有将近50万的逻辑单元、840个最大可用I/O、内部信号可达600MHz、36组2.5Gbps高速吉比特收发器端口以及丰富的分布式RAM、B1ockft0由此观之,集成4片该型号FPGA芯片的开发板能够为FPGA硬件设计人员提供足够多硬件资源,以便验证和实现基于NoC的多核处理器的原型芯片设计,也为以后在片上网络(NoO上研究多核并行计算提供了条件。1多FPGA开发板设计的总体方案1.1多FPGA的互联结构该开发板总体架构如图1所示,平台上有4片Xi1inXXC6V1X550TFPGA芯片,因此可以将需要处理的任务划分多个子任务分配到不同FPGA芯片上的处理单元分别处理,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA NoC 多核 处理器 设计