基于VHDL的串行发送电路设计.docx

《基于VHDL的串行发送电路设计.docx》由会员分享，可在线阅读，更多相关《基于VHDL的串行发送电路设计.docx（8页珍藏版）》请在第一文库网上搜索。

1、基于VHD1的串行发送电路设计1引言随着电子技术的发展,现场可编程门阵列EE处和复杂可编程逻辑器件CP1D的出现，使得电子系统的设计者利用与器件相应的电子CAD软件，在实验室里就可以设计自己的专用集成电路AS1C器件。这种可编程ASIC不仅使设计的产品达到小型化、集成化和高可靠性，而且器件具有用户可编程特性，大大缩短了设计周期，减少了设计费用，降低了设计风险。目前数字系统的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件，实现电子设计自动化。其中电子设计自动化（辿）的关键技术之一就是可以用硬件描述语言（HD1）来描述硬件电路

2、。VHD1是用来描述从抽象到具体级别硬件的工业标准语言，它是由美国国防部在80年代开发的HD1,现在已成为IEEE承认的标准硬件描述语言。VHD1支持硬件的设计、验证、综合和测试，以及硬件设计数据的交换、维护、修改和硬件的实现，具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点。利用VHD1这些优点和先进的皿工具，根据具体的实际要求，我们可以自己来设计串口异步通信电路。2串口异步通信的帧格式和波特率1.1 串行异步通信的帧格式在串行异步通信中，数据位是以字符为传送单位，数据位的前、后要有起始位、停止位，另外可以在停止位的前面加上一个比特位（bit）的校验位。其帧格式如图1

3、所示。DoID1D2D3Dn起=,校停攻姆代J1-位I位位用-%Ni器濠鬻起始位是一个逻辑0,总是加在每一帧的开始，为的是提醒数据接收设备接收数据，在接收数据位过程中又被分离出去。数据位根据串行通信协议，允许传输的字符长度可以为5、6、7或8位。通常数据位为7位或8位，如果要传输非ASCn数据（假如使用扩展字符设置的文本或者二进制数据），数据位格式就需要采用8位。数据位被传输时从一个字符的最低位数据开始，最高位数据在最后。例如字母C在ASCn表中是十进制67,二进制的O1ooOoI1那么传输的将是UOOOOI0。校验位是为了验证传输的数据是否被正确接收，常见的校验方法是奇、偶校验。另外校验位也

4、可以为0校验或者1校验，即不管数据位中1的个数是多少，校验位始终为0或者1如果在传输的过程中校验位发生了变化，这就提示出现了某类错误。不过，在传输数据的时候，也可以不用校验位。停止位，为逻辑1总在每一帧的末尾，可以是1位、15位或者2位。最常用的是1位，超过1位的停止位通常出现在这样的场合：在处理下一个即将发送来的字符之前接收设备要求附加时间。2. 2串行异步通信的波特率串行口每秒发送或接收数据的位数为波特率。若发送或接收一位数据需要时间为3则波特率为1/3相应的发送或接收时钟为1/tHz。发送和接收设备的波特率应该设置成一致，如果两者的波特率不一致，将会出现校验错或者帧错。3串行发送电路的设

5、计为简化电路设计的复杂性,采用的帧格式为：1位开始位+8位数据位+1位停止位，没有校验位，波特率为9600。3.1波特率发生器的设计要产生9600波特率，要有一个不低于9600HZ的时钟才可以。为产生高精度的时钟，我选了6MHz(6M能整除9600)的晶振来提供外部时钟。当然，你也可以选其它频率的时钟来产生9600HZ的时钟。对于6MHz时钟，需要设计一个625进制的分频器来产生9600波特率的时钟信号。用VHD1设计分频器较简单，在这里就不再给出源程序了。3. 2发送电路的设计根据采用的帧格式，需要发送的数据为10位(1位开始位、8位数据位、1位停止位)，在发送完这10位后，就应该停止发送，

6、并使发送端电平处于逻辑1,然后等候下次的发送。下面是实现上述功能的VHD1源程序：Iibraryieee;useieee.std1ogic1164.a11;entityComisport(e1k,en:instd1ogic;Send_data:instd_1ogic_vector(9downto0);seria1:outstd_1ogic);endcom;beginprocess(e1k)variab1ecount:integerrange0to9:=0;beginifen=0thencount：=0;seria1=1;e1sifrising_edge(e1k)thenifcount=9the

7、nSeria1=Senddata(9);e1seseria1=Send_data(count);count：=count+1;endif;endif;endprocess;endcomarc;其中，Send_data(0to9)表示需要发送的数据帧，发送时，开始位Senddata(0)必须为逻辑0,停止位Sene1data(9)必须为逻辑1,否者与硬件电路连接的设备接收到的数据会出现错误。在发送每一帧之前，首先给输入端en一个低电平脉冲，让电路复位(COUnt置0),然后开始发送。变量COUnt在进程中用来记录发送的数据数目，当数据帧发送完后，发送端就一直发送停止位(逻辑1)。3. 3时序仿真

8、选EDA工具，对VHD1源程序编译。用的是AItCra公司的MAX+p1usII9.3Base1ine,这个工具支持VHD1的编译、仿真。图2是编译后的仿真结果，其中，C1k为频率960OHZ的时钟，Senddata。为开始位，Send_data8.0为数据位，Send_data9为停止位。结果显示，输出完全是按数密帧格式发送的。4串行接收电路的设计接收电路比发送电路要复杂，接收电路要时实检测起始位的到来，一旦检测到起始位到，就要将这一帧数据接收下来。为提高接收的准确性，减少误码率，每一位数据都用3倍频的波特率对数据进行采样（如图3所示），然后对3次采样结果进行判决：如果3次采样中至少有2次为

9、高电平，则接收这一位数据被判决为高电平，否者，为低电平。接收到的数据波形一|对波形迸行三次采洋-图3数据时3.1 波特率发生器和采样时钟的设计为完成3次采样，除了频率为960OHZ的接收时钟外，还要有一个3倍频的采样时钟。下面是实现上述功能的VHD1源程序：Iibraryieee;useieee.std_1ogic1164.a11;entitycount625isport(e1k,en:instd_1ogic;C1ock1,C1ock3:outstd_1ogic);endcount625;architecturecount625arcofcount625isbeginprocess(e1k,e

10、n)variab1ecount:integerrange0to625:-0;beginifen=0thenNU11;e1sif(rising_edge(e1k)thencount：=count1;ifcount=625thenC1ock1=i1i;count：=0;e1seC1ock1=0;endif;if(count=100orcount=300orcount=500)thenC1ock3=1;e1seC1ock3=0;endif;endif;endprocess;endcount625_arc;其中CIk为6MHz的时钟；en控制波形的产生；C1。Ck1为960OHZ的接收时钟；C1ock

11、3为3倍频的采样时钟。4. 2接收电路的设计串行接收电路首先要能判断接收数据的到来，即每一帧的开始，然后对数据进行3次采样，最后判决输出。为简化设计，帧格式仍然采用1位开始位+8位数据位+1位停止位。下面是设计的接收电路VHD1程序：Iibraryieee;useieee.std_1ogic_1164.a11;entitycom_receive1Oisport(com,c1r,c1k1,c1k3:instd_1ogic;Q:outstd_1ogic_vector(0to9);Va1id:outstd_1ogic);endcom_receive1;architecturecomreceive10

12、_arcofcomreceive1isSigna1Enab1e:std_1ogic：=i1i;Signa1Ho1d:std_1ogic：=O;Signa1N:std_1ogic_vector(0to2)：=000”；beginVa1id=Enab1eandHo1d;process(c1k1,c1r)Variab1eNum:integerrange0to9:=O;beginifc1r=0thenEnab1e=1Num：=0;Q=0000000000”；e1sif(risingedge(c1k1)thenQ(Num)二(N(0)andN(1)or(N(1)andN(2)or(N(0)andN(2)

13、;ifNum=9thenEnab1e=0;NUni：=0;e1seNum：=Num+1;endif;endif;endprocess;process(c1k3,c1r)variab1em:integerrange0to2:=0;beginifc1r=0thenm：=0;e1sif(rising_edge(c1k3)thenN(m)=com;ifm=2thenm：=0;e1sem：=m+1;endif;endif;endprocess;process(dr,com)beginifc1r=0thenHo1d=0;e1siffa11ing_edge(com)thenHo1d=endif;endpro

14、cess;endcom_receive10_arc;其中，N(m)=Com用来对波形采样；Q(Num)=(N(0)andN(1)or(N(1)andN(2)or(N(O)andN(2)是对其中1位数据的3次采样结果判决；NUnI用来记录接收的数据位数；fa11ing_edge(com)是用来时实检测每一帧的起始位(即下降沿)的到来；VaIid=EnabIeandHO1d用来输出到波特率发生器电路单元控制时钟的产生，最后将一帧的10位数据输出。用MAXp1usII9.3Base1ine将上面两个VHD1文件制成库器件，然后在电路图上调出来，最后做成的串行接收电路图如图4所示。4.3时序仿真时序仿真如图5所示，ReCeiVe为接收到的序列波形，最后结果：接收到的数据位为61),起始位为0,停止位为1。5结束语VHD1语言设计的出现从根本上改变了以往数字电路的设计模式,使电路设计由硬件设计转变为软件设计，这样提高了设计的灵活性，降低了电路的复杂程度，修改起来也很方便。利用VHD1设计的灵活性，根据串行通信协议的要求，可以在实验室利用先进的EDA工具，用VHD1设计出符合自己实际需求的异步串行通信电路。本文设计出的基于VHD1异步串行通信电路，在实验室已经与计算机串口度-232进行了通信实验（注意：TT1和RS-232逻辑电平的转换）。实验证明，O至255的所有数据都能被正确收、发。