基于FPGA用VerilogHDL设计实现DDS直接频率合成的方法.docx
《基于FPGA用VerilogHDL设计实现DDS直接频率合成的方法.docx》由会员分享,可在线阅读,更多相关《基于FPGA用VerilogHDL设计实现DDS直接频率合成的方法.docx(3页珍藏版)》请在第一文库网上搜索。
1、基于FPGA用Veri1ogHD1设计实现DDS直接频率合成的方法数字频率合成器(DDS,DirectDigita1SyntheSiZer)是一种数字控制的锁相倍频器。其输出频率是基准频率的整数倍,通过频率选择开关改变分频比来控制压控振荡器的输出信号频率。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,是实现设备全数字化的一个关键技术,广泛使用在通信与电子仪器领域。DDS基本原理DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路-一般包括基准班、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和1PF(1owPhaseFi1ter,低
2、通滤波器)。DDS的具体工作过程如图1所示。N位相位累加器由N位加法器和N位累加重在番组成。每来一个时钟脉冲,N位加法器将频率控制字K与N位累加寄存器输出的累加相位数据相加,并把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端,使加法器在下一时钟的作用下继续与频率控制字K相加;另一方面将这个值作为取样地址,送入幅度/相位转换电路,使其输出相应的波形数据。最后经D/A转换器和1PF将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下,进行线性相位累加,当N位相位累加器累加IV次后就会产生一次溢出,这样就完成了一个周期,这个
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA VerilogHDL 设计 实现 DDS 直接 频率 合成 方法