在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法.docx
《在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法.docx》由会员分享,可在线阅读,更多相关《在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法.docx(5页珍藏版)》请在第一文库网上搜索。
1、在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法“引言随着芯片规模的越来越大、资源的越来越丰富,芯片的设计复杂度也大大增加。事实上,在芯片设计完成后,有时还需要根据情况改变一些控制,这在使用过程中会经常遇到。这时候如果再对芯片设计进行改变将是很不可取的,因为需要设计人员参与这种改变,这无论是对设计者还是用户都是不能接受的。于是就有必要让这种可以改变的简单控制在芯片设计时就存在,而且同时还应该使这种改变相对容易,比较通用,并且与芯片的其它设计部分尽量不相关。为了满足上述的要求,在FPGA中嵌入一个IP核是比较理想的选择,而这个即通用又控制简单的IP核最好选择8051微处理器。在
2、FPGA中植入8051后,还可在上面实现简单的TCP/IP协议,以支持远程访问或进行远程调试,这只是在嵌入FPGA的8051上的一个应用。为了保证用户能够对8051实现不同的控制操作,设计时也可以采用一个外部f1ash对8051进行加载,这样,用户只需要将编译好的汇编语言代码加到f1ash就可以控制8051的工作,而此时用户完全不需要对FPGA进行操作就能实现简单的控制,而这需要的仅仅只是拄I1的编译环境。1IP核8051的FPGA实现现在有许多免费的8051核可以利用,这些核都可通过硬件描述语言来实现,并且基本上都可综合,也就是直接拿来就能用,需要的只是根据自身的具体需求做一些简单修改即可。
3、总的说来,IP核8051的移植是比较简单的。本系统的设计与实现可以采用2ieganoSyStem的mc8051内核,并且加入定时计数的和串口模块,8051单片机的设计结构框图如图1所示。33sre1806通的记计“构用N1I1rxduONi11txdN111rxdo在8051核的FPGA设计中,完全可以实现包括计时/计数、中断、串口、数据及程序存储器、特殊寄存器、布尔处理的位处理机等的所有功能,而且兼容所有指令,只是在具体的移植过程中做一些改变而已。这种方法对程序存储器不再做内外之分,因为FPGA内部存储容量已经能够满足要求,同时将程序存储器的容量扩大了一倍(变为8KB),以满足大程序的容量需
4、求;为了让8051更为强大且更具有通用性,可将数据存储器RAM的容量扩大一倍,变为256字节。可以看出,在设计过程中将8051的功能也进行了加强,但是并不影响对它的控制,仅仅是在硬件上对存储器的容量进行了扩大,而这种扩大只是改变了地址线的宽度,完全不影响I11条指令的正确执行。对用户来说这只是可以使用的内部RAM增加了,控制并没有任何改变。当然,在资源比较紧张,而且程序容量比较小时,也可以将存储器的容量改小,这种改变也相当方便,只需要改变地址线的宽度就能达到目的。由此可见,设计时完全可以根据需要改变IP核的设计,而不局限于80510虽然整个805IIP核能正确执行所有指令,并能实现串口、计时器
5、及中断控制,且整个IP的核工作时针也在20MHz以上,但是,由于这时候的所有指令周期并不与真实的8051完全一致,IP核中有的指令需要比真正的8051多执行几个周期才能完成,这就使得分析IP核的工作时钟复杂起来了,因为相对于真正的8051不能有一个精确的工作时钟对比。但是经过分析仍然可以认为,IP核应该可以工作在15MHz左右,也就是比真实的8051快了15倍左右。这对于芯片整体来说,其速度可能相对较低,但是由于这部分与芯片其它部分的逻辑相关性极小,所以并不会影响芯片的整体性能,而对于一些简单控制来说,这个速度还是能够满足要求的。2UIP协议栈在FPGA中实现TCP/IP协议的主要目的是为了满
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入 FPGA IP 8051 微处理器 实现 UIP 协议 设计 方法