关于通过FPGA中VHDL语言实现ALU的功能设计详解.docx
《关于通过FPGA中VHDL语言实现ALU的功能设计详解.docx》由会员分享,可在线阅读,更多相关《关于通过FPGA中VHDL语言实现ALU的功能设计详解.docx(3页珍藏版)》请在第一文库网上搜索。
1、关于通过FPGA中VHD1语言实现A1U的功能设计详解目前许多FPGA的逻辑资源(1E)都已超过1万门,使得片上可编程系统SoPC己经成为可能。算术逻辑单元A1U应用广泛,是片上可编程系统不可或缺的一部分。利用VHD1语言在FPGA皿上设计A1U的研究较少,文中选用FPGA来设计32位算术逻辑单元A1U,通过VHD1语言实现A1U的功能。1电路总体设计思想算术逻辑单元A1U采用模块化设计,可以完成32位有符号数和无符号数的加减乘除,还可以实现9种逻辑运算、6种移位操作以及高低字节内容互换等操作。总体设计图,如图1所示。当y。1WU=I时实现有符号数加减乘除运算,否则为无符号数运算。进行有符号数
2、加底运算时C为符号位,无符号数加减运算时C表示进位或借位。加减法运算和逻辑运算结果存于y1。乘运算时,y1放高32位,y2放低32位。除法运算时y1放商,y2放余数。a,b表示两路32位输入数据。2主要模块功能分析算术逻辑单元A1U包含5个模块:控制模块、逻辑模块、加减法模块、乘法模块和除法模块。控制模块比较简单,即1个2线4线译码器,完成其他模块的控制与选择。当Ctr=OO时完成逻辑运算,Ctr=O1时完成加减法运算,Ctr=Io时完成乘法运算,Ctr=I1时完成除法运算。2.1逻辑运算模块本模块实现与、或、非、与非、或非、异或、同或、逻辑左移、逻辑右移、算术左移、算术右移、逻辑循环左移、逻
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于 通过 FPGA VHDL 语言 实现 ALU 功能设计 详解
