Zynq SoC的特性及其设计实现.docx
《Zynq SoC的特性及其设计实现.docx》由会员分享,可在线阅读,更多相关《Zynq SoC的特性及其设计实现.docx(3页珍藏版)》请在第一文库网上搜索。
1、ZynqSoC的特性及其设计实现赛灵思Zynq-7000A11Programmab1eSoC系列代表了嵌入式设计的新局面,为嵌入式系统工程设计群体带来前所未有的高性能和灵活性。这些产品在单个器件上集成了特性丰富的双核ARMCorte-A9MPCOre处理系统和赛灵思可编程逻辑。3,000多个互联点将片上处理系统(PS)与片上可编程逻辑(P1)相连,使两个片上系统之间的性能达到了任何双芯片处理器FPGA都无法匹敌的高度。赛灵思在2011年发布这款ZynqSoC器件时,便立即得到了很多精通硬件设计语言和方法以及嵌入式软件开发的嵌入式系统工程师和架构师的追捧。如今,首款ZynqSoC已被用于无线基础
2、设施、皙能工厂和智能视频/视觉等多种嵌入式应用领域,并且快速成为高级驾驶员辅助系统约定俗成的标准平台0为了让这款性能卓越的器件能够被具有很强软件背景但没有HD1经验的嵌入式工程师所用,赛灵思在今年年初推出了基于Ec1ipse的2SoC集成开发环境,使软件工程师能够对ZynqSoC中的可编程逻辑和ARM处理系统进行编程。我们仔细了解一下ZynqSoC1的特性以及软件工程师如何利用SDSoC环境来创建用任何其他“处理器+FPGA”系统均无法实现的系统设计。为进行研究,我们将使用包含一个ZynqZ-7020-1器件的赛灵思ZC702评估板2作为硬件平台。如图1所示,ZynqSoC包含两大功能模块:P
3、S(包含应用处理器单元、存储器接口、外设和互联)和P1(传统的FPGA架构)。1-Zynq高级架构简介PS和P1通过与ARMAMBAAXI4接口兼容的互联链路紧密耦迨:在一起。四个高性能(HP)AXI4接口端口将P1连接到PS中的异步FIFO接口(AFI)模块,从而在P1和PS存储器系统(。蛆和片上存储器)之间提供一条高吞吐量的数据路径。AXI4加速器一致性端口(”P)允许直接从P1主设备对11和12高速缓存进行低时延的一致性访问。通用(GP)端口包含可从PS和P1访问的低性能通用端口。在传统的以硬件设计为核心的流程中,通过使用赛灵思的ViVMoDesignSuite在ZynqSoC上设计嵌入
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Zynq SoC的特性及其设计实现 SoC 特性 及其 设计 实现