MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计.docx

《MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计.docx》由会员分享，可在线阅读，更多相关《MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计.docx（2页珍藏版）》请在第一文库网上搜索。

1、MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计(EEWOR1D)MathWOrkS宣布,随着2019b发行版的MAT1AB和SimU1ink产品系列最近上市，VisionHD1TOOIbOX提供对在FPGA上处理高帧率(HFR)和高分辨率视频的原生多像素流处理支持。视频、赢处理和FPGA设计工程师在处理240fps或更高分辨率的4k或8k视频时可以加快权衡表现和实现的探索和位真速度。为帮助实时处理工业检测、医学成像以及情报、监控、和侦察(ISR)等应用中的高分辨率和HFR视频而设计FPGA的工程师面临挑战,力争达到吞吐量、资源利用率和功耗等目标。VisionHD1Too1b

2、ox提供可以并行处理4或8像素的模块，底层硬件实现自动进行更新，以通过指定的并行性支持仿真和代码生成。ZXuint8BHHBHBKI1I1aMK1111II1KBBHBK1j(Jpixe11nm巨)pixe11nuint84x11*1Bo*Prmen：FrMneToPaeh1FrameToPixe1s(mask)(hnk)ConVCrtSafu1framem9etoPtXdstream.Numterofcompontnts:Numberofptxeh:VUeoIonnK:4KUH0IVVideoFormatPafametenActiveptxeisper1me:Tota1pbcPCrin:SU

3、rtingocOwtew:Frontporch:3840440088ActfvevideoIms:Tota1video1nes:En(*gttvtow:BKkporch:216022502201472Tota1pixe1sper1ineActhPiXeISperHneStartingctivt1int这种能力可帮助硬件工程师与图像和视频处理工程师合作，在较高的抽象级别上探索和仿真视觉处理硬件表现。向此设计工作流程中添加HD1Coder,工程师可以直接从他们已验证的高层次模型生成可合成、独立于目标的优化VHD1或Ve1i1og代码。“在FPGA.ASIC和SoC设备上实现视觉处理算法需要在吞吐量

4、和资源利用率之间巧妙地权衡，4k、8k和高帧率视频成倍地扩大这一挑战。MathwOrkS的首席产品营销经理JackEriCkSon说，“探索解决方案空间和在较高的抽象级别上仿真，可帮助工程师在致力于寄存器传送级(RT1)之前更快速地在架构上收敛。VisionHD1Too1box及其原生的每时钟多像素(mu1ti-ixe1-per-c1ock)处理自动实现所有细节，使工程师能够专心开发满足其要求的硬件算法。”VisionHD1Too1box为在FPGA.ASIC和SoC设备上进行视觉系统设计和实现提供了像素流处理算法。它提供一个设计架构，可支持各类接口类型、帧尺寸和帧率。该工具箱中的视频和图像处理算法对硬件实现进行建模，包括延迟、控制信号和行缓冲区。该工具箱算法旨在生成VHD1和Veri1og(使用HD1Coder)的可读取、可合成的代码。生成的HD1代码是经过FPGA验证的，适用于高达8k分辨率的帧尺寸和HFR视频。(责任fqj)