FPGA设计心得之Aurora IP核例子简析与仿真.docx
《FPGA设计心得之Aurora IP核例子简析与仿真.docx》由会员分享,可在线阅读,更多相关《FPGA设计心得之Aurora IP核例子简析与仿真.docx(19页珍藏版)》请在第一文库网上搜索。
1、FPGA设计心得之AUroraIP核例子简析与仿真定制framing接旦的IP核很简单,灵活配置如下参数即可:本例选择小端模式。F1owContro1暂时选择为NOneo(有必要后面专门研究,暂时最主要的还是弄懂用户接口信号的用法!)为分析方面,选择单通道传输数据。生成示例工程并分析如图,右击IP核,打开例子程序,保存到一个位置,即可自动打开例子工程。对于我们用户来说,最重要还是我们的用户程序,通过用户程序模块与AUrOraIP核交互,生成数据发出以及接收IP核传输的数据。文末同样会分享示例工程,所以这里就不把源码贴出来,占用篇幅,给阅读带来不便。GEN模块分析先打开gen模块,对于该模块,有
2、一段描述:/Description:Thismodu1eisapatterngeneratortotesttheAurora/passesit/aframing/sizeand/designsinhardware.ItgeneratesdataandthroughtheAurorachanne1.Ifconnectedtointerface,itgeneratesframesofvaryingseparation.1FSRisusedtogeneratethedataand1owerbitsof1FSRarepseudo-random/connectedtoREMbus.翻译过来:该模块是一个
3、模式生成器,用于在硬件中测试AUrOra设计。它生成数据并将其通过AUrOra通道。如果连接到成帧接口,它将生成大小和间隔不同的帧。1FSR用于生成伪随机数据,并且1FSR的低位连接到REM总线。首先,读了这段描述,一般肯定不知道具体干啥的,但是大概知道是生成一系列数据,并发送出去,而且用的是framing数据格式。让我们看看具体内容:看程序首先看输入输出:/UserInterfaceoutput0:15TX_D;outputTXREM;outputTX_SOF_N;outputTX_EOFN;outputTX_SRC_RDY_N;inputTX_DST_RDY_N;/SystemInterf
4、aceinputUSER_C1K;inputRESET;inputCHANNE1_UP;从这几个信号用户接口,可见,有一些我们熟悉的接口,但是和axi接口的名字起的不一样罢了;让我们对应下:从如下接口方向可以断定:saxitxtready为inputTX_DST_RDY_N;二者之间的关系:作为gen模块用户逻辑的条件,无论是tready还是RDY_N,有效即可。tready为RDY_N的反,从以N结尾也该明白了。也不卖关子了,其他的等价:/UserInterfaceoutput0:15TX_D;/dataoutputTXREM;/?outputTXSOF_N;/startofframeout
5、putTX_EOF_N;/endofframeoutputTX_SRCRDY_N;/va1idinputTXDSTRDY_N;/tready当AUrora通道还未准备好时,需要设计复位,让通道出于复位状态:a1ways(posedgeUSER_C1K)beginif(RESET)channe1_up_cnt=D1Y5,d;e1seif(CHANNE1_UP)if(&channe1_up_cnt)channe1_upent=D1Ychanne1upent;e1sechanne1_upent=D1Ychanne1upent+b1;e1sechanne1_up_cnt=D1Y5d0;endassig
6、nd1y_data_xfer=(&channe1_up_cnt);/GenerateRESETsigna1whenAurorachanne1isnotreadyassignreset_c=RESET!d1y_data_xfer;从上面的计数条件,可见CHANNE1_UP为通道准备好的标志,当其有效时,channe1_up_cnt则从0一直计数到5b1111并保持;否则,channe1_up_cnt为0;这样的话,当CHANNE1JJP无效时,d1y_data_xfer为0,那么reset_c为1即处于复位状态。当CHANNE1_UP为1,也即有效时,也会计数一段时间,确保稳定,之后d1y_da
7、ta_xfer为1那么reset_c的值取决于RESET,RESET无效时,停止复位。这样赢保了,RESET早就停止了复位,而通道还未准备好,等通道准备好了之后,才停止复位,发送逻辑开始有效执行。下面继续分析数据传输的部分:/TransmitData/GeneraterandomdatausingXNORfeedback1FSRa1ways(posedgeUSER_C1K)if(reset_c)begin=D1Y16,hBCD;/randomseed!id1e_.r)data_1fsr_rva1uee1seif(!TXDSTRDY_N&endbeginCIatafsr_r=D1Y!data_1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA设计心得之Aurora IP核例子简析与仿真 FPGA 设计 心得 Aurora IP 例子 仿真