FPGA中对srl16资源IP核进行仿真.docx

《FPGA中对srl16资源IP核进行仿真.docx》由会员分享，可在线阅读，更多相关《FPGA中对srl16资源IP核进行仿真.docx（3页珍藏版）》请在第一文库网上搜索。

1、FPGA中对sr116资源IP核进行仿真资源的使用：今天对FPGA中的sr116资源IP核进行的仿真,以研究其功能，芯片为XC7K325Tffg900o1、SR1I6的作用就是移位筮锤，Xi1inX的FPGA中基本单元为C1B,C1B由两个SIiCe构成，分为S1iCe1与S1iCeM,其中SIiCeM中的1UT可以配置为DistributeRAM或SR1；2、SR1I6的IP核名称为RAM-basedShiftRegister,其配置参数有以下几个：（1）、RegisterTypeP1easese1ectthetypeofshiftregistertobegenerated:Fixed1en

2、gthVariab1e1ength1oss1ess这个参数确定的是移位寄存器的移位时针个数。这个时钟个数取决于后面的DePth参数。其中第一个参数FiXed1ength指的是移位周期数是固定的（后面的DePth指定）。第二个参数指的是可变长度的，也就是说移位寄存器的移位长度是可变的，至于长度究竟是多少，那就得看下面的参数DCPth了，这个DePth代表的是移位寄存器的最大移位长度（因为是可变的），如果选择这一项的话就意味着会启用一个外接寄存器来控制移位的真正长度，也就是A口寄存器，这个输入来控制移位的真正长度（但是在DePth范围内）。（2）、OptimizationResourcesOSpe

3、edWhenavariab1e-1ength1oss1essRAM-basedShiftRegisterisse1ected,thisparameterspsUrSiyabeoptimizedforareaorspeed.-/，叫这个参数指的是优化的参数，也就是面积与速度的选择，当选择可变的移位寄存器长度时，才可以选择面积或者速度；当选择固定长度时，只能选择面积优化。C1ockingOptionsty7Register1astBitC1ockEnab1e(CE)时钟使能引脚(4)、DimensionsWidth16Range:1.256Depth40Range:1.1088第一个参数指的是确定

4、输入数据的位宽，也就是输入数据是多少位的，第二个参数在固定长度移位寄存器中是移位寄存器移位的长度，在可变长度移位寄存器中指的是最大移位长度。(5)、Initia1izationOptionsRadix16Defau1tDataI111COEFi1eTheinitia1memorycontentscanbesetbyusingaCOEfi1e.Thisvi11bepassedtothecoreasaMemoryInitia1izationFi1e(MIF).团UseCOEFi1eInitia1izationFi1e:C:Users739DesktoptesBrOWsehow先这样想，移位寄存器的

5、目的是把现在输入的数据经过几个时钟周期延时后再输出，这样的话最开始有一段时间(刚输入数据的时间)输出信号线上究竟是什么数据呢？第一要确定的是在上电之后，在1.5个时钟周期内输出的数据是之后我们需要确定的默认数据，而在这1.5个周期之后到我们真正数据移位完成开始输出的这一段时间里数据是什么呢？就是上面的coe文件中的数据或者DefaU1tData,它指的是在上电后一个半时钟周期后到真正的数据输出这段时间内输出线上需要出现的数据，也就是Coe或者1111。经验证，Coe文件的优先级要高于Dfau1tData0OutputRegisterOptionsPov/er-onResetSettingsRadix16Pover-onResetInitVa1ue0005这个参数就是1.5个时钟周期内输出的数据。