FPGA Verilog HDL系列实例—AD转换.docx
《FPGA Verilog HDL系列实例—AD转换.docx》由会员分享,可在线阅读,更多相关《FPGA Verilog HDL系列实例—AD转换.docx(7页珍藏版)》请在第一文库网上搜索。
1、FPGAVeri1ogHD1系列实例一AD转换VeriIOgHD1之业转换AD转换就是模数转换,顾名思义,就是把模拟信号转换成数字信号。我们所用的模数转换芯片是DC0809oADC08098通道8位a/d转换器,ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器,可以和单片机直接接口。ADCO809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道,允许8路模拟量分时输入,共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量,当OE端为高电平时,才可以从
2、三态输出锁存器取走转换完的数据。如图3.1所示。E(X?S1RIC1.B1DK1IN-1IX1-2IX-3IX-1、:-5START-6E(X-71.-S2826232423)(,08u;JAOE-9CUKK-101,-11CfkKb1-12GNI厂13I),-H2019181615-I.-4;-1,-AI)OA-ADDB-A1H)C-A1E-1):一“-D-t一4图3.1ADC0809的内部结构和引脚定义如何学会使用一个自己曾经没有用过的芯片,最重要的是要学会看它的芯片手册,以及它的时序图。下面我们将看看是如何根据它的时序图完成对芯片的驱动的。C1OCKSTART/_WA1E_HUADDRE
3、SSZO二,pur厂ENAB1E/EOc乜/urpur图3.2ADCO809时序图原理(好好理解一下,这样才能很好的根据时序图写出代码。):START为转换启动信号。当START上跳沿时,所有内部寄存器清零;下跳沿时,开始进行A/D转换;在转换期间,START应保持低电平。EOC为转换结束信号。当EOC为高电平时,表明转换结束;否则,表明正在进行A/D转换。outputenab1e为输出允许信号,用于控制三条输出锁存器向单片机输出转换得到的数据。OE=I,输出转换得到的数据;OE=O,输出数据线呈高阻状态。D7-DO为数字量输出线。C1K为时钟输入信号线。因ADCO809的内部没有时钟电路,所
4、需时钟信号必须由外界提供,通常使用频率为500KHZ(程序中会有体现)。Veri1ogHD1实现实现步骤请参照【连载】FPGAVeri1ogHD1系列实例8-3编码Ho这里就不再赘述。设计文件输入Veri1ogHD1代码。1/2/3/Fi1e:ADC0809.v4/Generated:2011-07-215/Author:wang1iang6/7i7-8timesca1e1ns/1ps91011modu1eDC08091213inpute1k2:0abc_ininput7:0D;16inputEOC;标志17inputrstoutput15:0seven_seg据20outputa1e;的地址
5、锁存信号21output(seven_seg,a1e,0E,D,EOC,c1k给ADeO809的使能信号22output,abc_in,abc_out,start,rst);系统时钟14input外部控制的通道选择信号15/DC0809传进来的数据/ADC0809转换完成信号系统复位1819/FPGA给数码管的数/FPGA给ADC0809OE;/FPGA2:0abc_out;start;st1=3,b001,27st2=3,b010,283,b11,29st4=3,b100,30st6=3,b110;3233reg2:0p_state;34reg2:0n_state;35rega1er;36r
6、eg0E_r;37regstart_r;38reg7:0reg1;39reg7:0qq;40wire2:0state;4142assignstate=p_state;4344a1ways(posedgee1kornegedgerst)FPGA给ADCo809的通道选择信号23output/ADC0809转换开始信号2425parameterStO3,b000,26st3二st5=3,b101,31p_state=8,b0100_0010)&p_state=#1n_state;45begin46if(rst=1,b)begin4748qq=8b;4950end51e1sebegin52qq=qq
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA Verilog HDL系列实例AD转换 HDL 系列 实例 AD 转换