采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案.docx
《采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案.docx》由会员分享,可在线阅读,更多相关《采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案.docx(4页珍藏版)》请在第一文库网上搜索。
1、采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案摘要:一种采用AD9789与FPGA相结合,在FPGA上实现全数字QPSK射频调制的方案。介绍了AD9789的接旦设计及配置流程,并给出了设计实例。DVB-S标准只是规定了信道编码及调制方式,没有提供具体的射频调制方案,DVBT标准要求载波的频率范围为950MHz-2150MHz,由于受到FPGA内部资源运算速度的限制,一般只能实现中频调制1。传统的射频调制是在中频调制后加模拟上变频,如中频调制之后采用AD83462进行射频调制,但这样就增加了设计的复杂度及成本。本文采用AD1公司最新推出的AD9789与FPGA相结合的方法实现了
2、全数字DVB-S标准射频调制。1系统构架D9789314bitTXDAC芯片内部集成了QAM编码器、内插器和数字上变频器,可为有线基础设施实现2.4GHZ的采样率。D9789TXDAC支持DOCSIS-IIKDVB_C2个标准,并不支持DVB-S标准。配置选项可以设置数据路径来为QAM编码器和SRRC滤波器设置旁路,从而使DAC能够用于诸如无线基础设施等多种应用中。本文就是利用这一点实现了DVB_S的射频调制,在FPGA内部实现DVB-S信道编码3(随机化、运编码、卷积交织、卷积压缩编码)、星图映射、SRRC滤波器(滚降系数为0.35),经0%模块给AD9789提供复数数据。其射频调制方案如图
3、1所示。2可变符号率的设计DVB-S调制器符号率一般支持1MSs45MS/s可调,这就需要对TS流进行速率调整。整个DVB_S信道编码有2次速率的变化:(I)RS编码,它将188的包结构变成204的包结构,数据输出的速率为输入的204/188倍。(2)卷积压缩编码,由于卷积压缩编码采用不同的编码比率,如1/2、2/3、3/4、5/6、7/8,对应的输出数据速率就变成输入数据速率的1、3/4、2/3、3/5、4/7倍,针对符号率的设计,本文提出了符号率的设计公式:FBAND=A204188812(NN-1),其中A为TS流的输入数据速率,N的取值为2、3、4、6、7,之所以乘以8是因为在卷积编码
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 采用 AD9789 FPGA 相结合 实现 数字 QPSK 射频 调制 方案