多FPGA解决航天测控信号的捕获问题的方案.docx

《多FPGA解决航天测控信号的捕获问题的方案.docx》由会员分享，可在线阅读，更多相关《多FPGA解决航天测控信号的捕获问题的方案.docx（5页珍藏版）》请在第一文库网上搜索。

1、多FPGA解决航天测控信号的捕获问题的方案摘要：多片蚪组成的星形系统可解决跳频和直接序列混合扩频(FHDS)卫星测控信号大时延差高动态条件下的快速捕获问题。捕获搜索时采用1“主”+N“副”形式的MU1ti-FPGA组分时进行多普勒搜索，主FPGA实现捕获控制和快速解跳解扩，其余N片FPGA实现码片以下时间差的精细搜索和相干累积。针对信号体制和捕获性能需求，所有缝均采用XiIinX公司的基于RAM的XQR4VFX系列。本设计解决了单片宇航级FPGA资源受限条件下复杂捕获问题，具有FPGA配置文件数目少、成本低、功耗低的优点。O引言现场可编程门阵列(FPGA)具有可重复编程、开发周期短、运算能力强

2、等特点，与外围电路、ADC芯片以及程序存储器(PROM)等配合能够实现复杂的通信和信号处理功能。随着微电子技术的发展,宇航级FPGA的硬件体系从问世时的1200门发展到当今的数百万门甚至千万门级，为航天领域实时信号处理问题提供了解决平台1。我国陆基卫星测控网和中继卫星测控均以直接序列扩频测控体制为主，具有抗干扰、测距精度较高、一站对多星测控等优点2。跳频和直接序列(FHDS)混合扩频测控信号综合了跳频扩频和直接序列扩频的优点，测控信号抗截获、抗干扰能力得到有效提升。与直扩信号相比，FHDS信号带宽更宽，相应的自相关函数峰也更窄，捕获时间搜索精度要求也随之提高。因此在设计跳扩测控信号接收机时捕获

3、计算复杂度增加，在高等级宇航级芯片来源受控时，单片宇航级芯片单独工作无法保证捕获时间，需要采用多片FPGA设计方案3o1捕获模型与算法设计1.1捕获运算模型首先分析捕获运算模型，以便划分各FPGA的数字信号处理功能。本地产生的中频跳扩频信号可表示为：Swa)二42pn)J矶(1)i=1其中PNa)表示扩频码/表示跳频载波。中频信号附经过射频发射，接收端射频I/Q下变频后得到中频接收信号表示为：r(t)=4EPN(II+2-(f-)eyA-)1C其中A为接收信号功率，表示收发信号之间时间差。若收发信机之间相对的径向运动速度为V,则跳频点fi处的多普勒频率满足：跳扩信号参数设置如表1所示。表1信号

4、参数设置参数项参数值跳频带宽,1MHz2PN码速率(Ms)20.46射频参考频率ywMHz1950跳频单跳时长TJn20信息速率RJBaUdIk跳频周期时跳50扩频码周期/码片1023跳频频点分布拿北一真空中光速c(ms)少3工!仆捕获运算的运算复杂度主要在于跳扩信号与跳扩信号取共辄后的滑动搜索-相关运算：严*(4)仆(丁，)=I,)dtO其中滑动搜索过程表示为，Q=(AAfJA,；),信号在多普勒和时延平面内滑动步进大小记为(At,A”J与A-描述时间搜索和多普勒滑动搜索步进。滑动步进越大，相关时相关峰损失越大。为了保证捕获概率，对于直接序列扩频系统时延搜索步进为半码片，多普勒搜索步进为积分

5、时间倒数的四分之一川：(A字，齐)(5)而对于跳扩信号，一般规定时延搜索单元大小为跳频带宽倒数的三分之一，多普勒搜索步进同直扩信号出小(丁小)=(土3匚)级。由于%尸10/匚，因此时间搜索负担龙扩走二四凭量1.2FPGA捕获分工与算法描述为了解决高处理性能的宇航级FPGA货源不足条件下的捕获，需要设计适用于多片低处理性能FPGA的软件8,将相关运算化解为：人行3)=ef1r)(7)i=1V,-FRGA,MFPGA其中，由主FPGA完成粗略搜索：ni/A八I-j(i+;c)(-T)AAds(t0=IePN(1+c)(z-T)JTPN(1+tc)(r-)dr(8)副FPGA完成精细搜索和相干累加：

6、彳,i)，e1ds(.Si)捕获模型确定后，对捕获算法进行描述。多普勒并行搜索是分时进行的，每次搜索增加Av,时域搜索通过多片FPGA并行完成。基于多片FPGA的捕获算法流程设计如下：(1)将多普勒值和时延范围划分为若干个搜索单元，搜索粒度为：。(2)主FPGA完成跳频载波剥离。在搜索控制逻辑控制之下，解跳采用双路下变频器交替解跳。下变频器分为M个，每个下变频器负责NhOP/M个跳频点内信号的解跳，解跳总时长均为NhOPTh。下变频器解跳输出下抽到2倍码片速率后，每个频点上的解跳结果补零到21个数据点，1为2的整数次累。将1个数据点存入FPGA中的RAM,进入步骤。(3)主FPGA完成码剥离。

7、读取RAM中解跳结果，按照经典的FFTTFFT码相关算法，进行NhOP次21点FFTTFFT运算，取出NhOP组1点相关结果，送入N片副FPGA中保存。(4)副FPGA完成精细搜索和相干累积，记相干累积结果为A,精细搜索时刻记为g。副FPGA将时间差进一步划分，将半个码片时延范围划分为NG份，每个FPeA算出1XG个时延值对应的相关运算结果，并判断出其中的最大值，保留最大值和最大值对应的时间信息,第片副FPGA给出的捕获结果记为(A：,g二)，g1,2,G0(5)捕获判决。将N片FPCA算出的N组捕获结果(A1送工)送入主FPGA,通过比较A1大小，保留极大值和对应时延(RaaI(6)搜索控制

8、逻辑将本地信号移动一个搜索单元。当遍历所有搜索单元后，结束算法。最大的勺;/与我为捕获结果。N;三;二加2多片FPGA解决方案2.1硬件架构Xi1inx提供的宇航级芯片V4芯片具有丰富的逻辑资源和布线资源，能够完成乘法、存储、通信任务，其I/O资源也能满足多FPGA之间的通信需求。基于多片FPGA的测控信号捕获的典型平台如图1所示，捕获硬件结构由模接数字转换(尬C)、程序存储晒(PROM)、跳扩码模块、时钟电路以及FPGA芯片组构成。FPGA芯片组采用的是“主从”星形结构，即主FPGA控制副FPGA进行工作，PROM共提供两套FPGA软件分别用于主FPGA和副FPGA。架构中各器件功能简介如下：中妆跳扩信号中候跳扩信号(时仲单元程序存储PROM1程序存储PROM2跳软图案。ftH产生模块多片FPGA硬件架构(1)双路ADC：将射频下变频到中频的跳扩信号进行模拟-数字转换，送入主FPGAo(2)时钟单元：产生FPGA工作时钟。