基于DSP48E硬核乘加单元的高效并行相关时差估计器设计与实现.docx

《基于DSP48E硬核乘加单元的高效并行相关时差估计器设计与实现.docx》由会员分享，可在线阅读，更多相关《基于DSP48E硬核乘加单元的高效并行相关时差估计器设计与实现.docx（8页珍藏版）》请在第一文库网上搜索。

1、基于DSP48E硬核乘加单元的高效并行相关时差估计器设计与实现从相关时差估计的基本原理出发，提出了一种并行时域相关结构，基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比，这种时差估计器的主要优点是提高了运算效率，运算周期大为缩短，可以满足实时高精度时差估计的需求,同时结构简单，硬件资源开销小,易于设计实现。实际测试结果验证了上述结论。无源时差定位系统利用多个观察站接收目标辐射源的信号,通过估计各个观察站接收信号之间的到达时间差，完成对目标辐射源的定位，具有作用距离远、隐蔽性强、定位精度高等优点。通常是通过对各个接收站的中频信号进行互相关，比较接收信号之间的相似性

2、来得到高精度的到达时间差估计结果1-2O对于无源时差定位中所处理的雷达信号，一般可以检测出脉冲的到达时间,也就大体知道了到达时间差131从而可通过控制相关序列的采样时机，只求解相关函数相关峰附近的相关值就可获得时差信息。而相关函数的计算一般利用FFT/IFFT快速篁法进行频域相关，频域相关会同时计算全部相关信息，在已知粗略时差范围时效率并不高(对于长度为N的采样序列，用频域相关法估计时差需要进行3个2N点FFT/IFFT运算和2N次复数乘法)，而且大点数FFT/IFFT的工程实现也非常困难，运算时间与硬件资源开销严重，不适于进行实时时差估计4-5o本文利用时域相关可只求解部分相关值的优势，设计

3、实现了一种并行相关结构的时差估计器，大大缩减了运算时间，可以满足实时时差估计的需求，同时简化了硬件结构、降低了硬件开销与实现难度。1基本原理6-8假设辐射源辐射的信号为实信号s(t),被两个接收机接收的信号分别为x(t)和y(t),具有不同的噪声和时间延迟，两信号可表示为：x(f)=1-)+n(Z)y(f)=(-T2)+n2()式中2为信号衰减系数、及为接收信号相对J发射信号的时延；山(。、松(，)是两接收机引入的相互独立的实平稳噪声.且都与Sa)互不相关。对两接收机信号进行互相关.则输出匕,(T)为：)=Ex(t)y(01+A)IA1矣N-I(6)0式中,、为采样序列长度小为延迟序号,A次即

4、为延迟时间。由式可得四：AKN-I)=MO)y(N-1).AKN-2)K(O)y(N-2)+x(1)y(N-1),0)=x(0)r(0)+z(1M1).(V-1)r(f-1),(7)A2-N)=x(N-2)y(0)+x(N-1)y(1;JA号(I-N)=MN-I)(0)若需士m(Km表1乘累加器进行的乘法CIk1e1k2e1k3e1k4史/嘴1)(OX(1)y(f)y(3Ix(3)r(3)com-fX/Pp1icationofe1ectronictechniqueKf(O)y(Qj(J)y(1)xU1xU)-2)x(2)y(0)x(3)y(1)对乘累加器每个周期所进行的乘运算进行调整，如表2所

5、示。从中可以发现：相关结果未发生变化；每个乘周期所有乘累加器的输入都相同；第i个乘累加器当前周期的X输入为第A1个乘累加器上一乘周期的X输入。由此，可设计一种并行流水结构来避免多个乘累加器同时工作时对数据吞吐率的要求。表2调整后进行的乘法C1k1dk2dk3dk442)加售。2x以Q(0)zA)y(力/(r(3)RKO)P1ICATIONOFE1ECTRONICTECHNIQUE()v(/。什门如图1所示，每个乘累加器的y输入相同，X输入则由上一个乘累加器的X输入经过一延迟蜜四得到，整个并行相关器每个周期只需读入两个新的输入数据，数据吞吐率得以大大降低。需注意的是，为了求得m(0mn)范围内的

6、相关值，需要对输入序列进行简单的调整，即在y输入序列之前和X输入序列之后各补m个零。实际上，只要对X与y输入序列做出补零或截取这样的调整，此结构可以求任意2m+1连续范围内的相关值。并且在数据输入完毕后，所有乘累加器同时输出各自的相关结果。在实际进行设计时，上述流水结构依然面临难题。在乘累加器较多、W针速率与采样位数较高的情况下，需要添加复杂的时序约束，才能保证每个乘累加器的y输入都接收到正确数据，而这实现起来是非常困难的，有时是不可能的。为了解决这个问题，参照对X输入流水化的方法，对y输入也进行流水化处理，改进为图2所示的并行流水结构。此结构在数据输入完毕后，各个乘累加器将依次输出相关结果，

7、且在第一个乘累加器输出结果后，做相应的清零，就可以进行新数据的相关运算。2.2基于DSE48E的并行相关器XiIinX公司的VirteX-5系列MA具有多个集成了补码乘法器和48位累加器的DSP48E硬核乘加单元11。每个硬核乘加单元不仅支持最高550MHZ的乘法累加器工作模式，并且带有用于增强性能的可选流水线级数。相邻的单元之间具有专用的级联通道，不需消耗片上逻辑与布线资源，只需进行简单的配置（图3）即可实现图2所示的并行相关结构。单个DSP48E硬核乘加单元有5个时钟的流水延迟，具有2m+1个乘加单元的并行相关结构,进行相关运算所需时间为：2.3m的选取12-13为了确定m的取值，需要知道

8、两接收机信号的粗略到达时间差及误差。当采用线性检波和固定门限检测时，到达时间测量的均方根变化为：其中：以为噪声引起的到达时间测量的均方根变化为视频脉冲前沿的上升时间，一般布达信号的脉冲前沿为IOOnS200ns叫SNK为接收机中频部分的信噪比二假设采用两个相同的接收机则两接收机到达时间差的均方根变化为：%w=VTSTr=Jr(IO)(S1N)公栗择频率为，.则m可选取：/：mNfIoOr(38jAXf)-ij(VV)其中，f1o21()表示向上取整。实际应用中，可根据具体参数情况计算选择。2.4时差估计器的硬件实现下面以2.2节基于DSP48E的并行相关器为核心设计时差估计器。设计采用的具体参

9、数为：脉冲前沿最大为200ns,中频SNR为10dB,fc1k与fs为250MHz。由式(11)可求得In最小为48,即并行相关器需97个DSP48E硬核乘加单元。为了减少运算量，在满足定位精度需求下，只采集n=4096(16.384s)的脉冲数据进行相关运算。时差估计器系统主要包括高速维与VirteX-5FPGAo些C完成两路信号的模数转换，数据存储与读取、时差粗测、并行相关与时差提取以及A”和通信控制则全部在一片FPGA内完成。ADC采用AD1公司的AD92110AD9211为10bit、最高300MS/s、低功耗、模拟输入带宽700MHZ的采样芯片。该产品采用1.8V单电源，功耗仅437

10、mW,在70MHZ输入频率条件下能保持优良的信噪比(60.1c1BFS)和SFDR(-80dBc)0D9211还含有内置基准电压源和采样保持,最高300MS/s的1VDS输出可方便地与FPGA高速连接14。FPGA采用Xi1inx公司VirteX-5系列的XC5VSX50T。该芯片具有8160个VirteX-5S1ices,132个36KbitB1ock幽!/FIFO以及288个DSP48ES1ice；12个增强型的数字时钟管理模块(DCM)和6个相位匹配时钟分配器(PMCD)；480个用户I/O端口支持1.2V3.3V多种通用的单端和高速差分端口标准及数控阻抗(DCI);1个兼容PCIEXP

11、reSS的集成端点模块，4个三态以太网MAC(媒体访问控制器),12个100Mbs3.75Gb/s的RocketIOGTP高速串行收发器模块11。时差估计器的信号处理结构如图4所示。两路接收信号经射频模块变频至中频，两路中频信号同时经250MS/s采样后通过1VDS送入FPGA,同时检波后与固定门限比较生成两路触发信号。在FPGA内，采样信号先经过FIFO进行缓冲。在两路触发信号的控制下，测量粗略到达时差并对脉冲数据进行存储，然后对两路脉冲数据进行并行相关运算，提取时延得到精确时差。精确时差结果经通信接口送至定位处理器进行定位解算。图4时差估计器结构假图-1z3实验及结果分析3.1性能比较分析

12、利用式(8)可求得时差估计器N=4096点的相关运算时间，将运算时间与硬件资源消耗列于表3。为便于比较，将FPGA实现N=8192点FFT的运算时间与硬件资源消耗同时列出。表3运算时间与硬件资源消耗情况运算周拓迄算时间sI)SP48E18KBRAM时差估计器4245FFT16.9R0/V970”.832O5839“8192点FfT利用XiIinx公司IPcum歹/J芯对话？乐厘少的Pip1r1inrt1StrraniingI/O模式(IS)O,频域互相关法测时差共需要进行3个8192点FFT/IFFT和8192次复数乘法，结合上表可知，频域互相关法的硬件资源消耗与运算周期都将远远高于本文设计的

13、时差估计器。在fc1k为250MHZ的情况下，本文设计的时差估计器可对重频最高为58kHz的雷达信号进行实时时差估计，无需复杂的时序约束设计，避免了高系统时钟对系统稳定性的影响，降低了硬件实现难度。3.2实验结果分析利用该时差估计器对常用雷达信号进行测试，各信号参数设置如下：Signa11：单载频脉冲信号，脉宽0.5s；Signa12：单载频脉冲信号，脉宽1Us；Signa13：线性调频信号，脉宽100Us,带宽10Mb/so测试结果(如表4)表明该时差估计器可以完成无源定位中对雷达信号的高精度实时时差估计，估计精度优于10nso表4雷达信号时差估计结果信号形式*SVAJZdBPK1样本数标赛差/nsSigna1113Signa12PP1ICfJIONO1Signa1311IOK108364.9278