基于D触发器实现时钟电路同步设计.docx

《基于D触发器实现时钟电路同步设计.docx》由会员分享，可在线阅读，更多相关《基于D触发器实现时钟电路同步设计.docx（3页珍藏版）》请在第一文库网上搜索。

1、基于D触发器实现时钟电路同步设计时钟使能电路是同步设计的重要基本电路，在很多设计中，虽然内部不同模块的处理速度不同，但是由于这些时钟是同源的，可以将它们转化为单一的时钟电路处理。在FPGA的设计中,分频时钟和源时钟的SkeW不容易控制，难以保证分频时钟和源时钟同相。故此推差采用使用时钟使能的方法，通过使用时钟使能可以避免时钟“满天飞”的情况，进而避免了不必要的亚稳态发生，在降低设计复杂度的同时也提高了设计的可靠性。我们可以利用带有使能端的D触发器来实现时钟使能的功能。.dataJnX.C1K.dataenXFFE5PRNDQENAC1RNdata.out.-ENAC1RNdata,outins

2、tP.rst_nC1Kc1k1xc1k1x-enTrOmomnT1mTr1rmr1r1jt1I1I1I1I1_-rrm在上图中c1k1x是C1K的四分频后产生的时钟，c1k1x_en是与c1k1x同频的时钟使能信号,用CIk1X_en作为DFF的使能端，D端的数据只有在CIkIX_en有效地时候才能打入D触发器，从而在不引入新时钟的前提，完成了下图电威一致的逻辑功能。.datajn.旅.1X.x在某系统中，前级数据输入位宽为8,而后级的数据输出位宽32,我们需要将8bit的数据转换成32bit的数据，因此后级处理的时钟频率为前级的1/4,若不使用时钟时能，则就要将前级时钟进行4分频来作为后级处

3、理的时钟，这种设计方法会引入新的时钟域，为了避免这种情况，我们采用了时钟时能的方法来减少设计的复杂度。modu1egray(inpute1k,inputrst_n,input7:0data_in,outputreg31:0data_out,outputregc1k1x_en)；reg1:0ent;reg31:0shift_reg;a1ways(posedgee1k,negedgerst_n)beginif(!rstn)ent=2tb;e1seent=ent+b1;enda1ways(posedgee1k,negedgerst_n)beginif(!rst_n)c1k1x_en=b;e1seif

4、(ent=2,b1)c1k1x_en=b1;e1sec1k1xen=1,b;enda1ways(posedgee1k,negedgerst_n)beginif(!rst_n)shift_reg=32,b;e1seshift_reg=shift_reg23:0,data-in;enda1ways(posedgee1k,negedgerstn)beginif(!rst_n)data-out=32b;e1seif(c1k1x_en=1b1)仅在c1k1x_en为1时才将shift_reg的值赋给data_outdata_out=shift_reg;endC1krst-nidat-nc1k1x-enIda1_out1nnTIr1rmJTrUmnnr1r1rmnJm1-115161718y1-11A1B1C*1-1ID1EIP20X