关于以FPGA为核心DDS为原理的数控信号源的方案设计详解.docx
《关于以FPGA为核心DDS为原理的数控信号源的方案设计详解.docx》由会员分享,可在线阅读,更多相关《关于以FPGA为核心DDS为原理的数控信号源的方案设计详解.docx(7页珍藏版)》请在第一文库网上搜索。
1、关于以FPGA为核心,DDS为原理的数控信号源的方案设计详解信号源输出信号可作为标准信号和用户自定义信号而成为电气电子各领域,如自动控制、通信电子、电子对抗、航空航天等,以及科研测试中必不可少的电子测量和计量设备。随着科学技术的不断提高,对信号源的频率精度和稳定度、频率范围等要求也越来越高。传统信号源通常利用石英晶体振荡电路、RC振荡电路或1C振荡电路实现,电路构造复杂、频率范围较窄、精度和稳定度较低、且调节不方便、电路易于损坏、维护困难。目前直接数字频率合成器DDS(DirectDigita1FrequencySynthesizer)是一种主流的频率源合成技术。DDS具有频率分辨率高、频率切
2、换时间短、相位变换连续、可靠性高等优点。现有基于DDS技术的信号源实现方案可分为两大类:(1)以DDS专用芯片为核心,单片机为控制模块。(2)以FPGA为核心完成DDS功能,单片机作为控制部分。由于DDS专用芯片并不具备1FM功能,而且只能以固定的方式工作,因此第一种方案缺乏灵活性。第二种方案涉及两种缄提语言一一汇编语言和硬件编程语言,显然增加了方案的难度和复杂度,同时硬件系统也较复杂,不利于扩展与维护。文中根据DDS原理,以FPGA为核心,辅以简单的外围电路完成数控信号源的方案设计,各功能模块利用VHD1语言设计,在FPGA中实现。设计方案既简单方便、易于实现且灵活。1设计方案及工(鹿理1.
3、 1设计方案设计方案如图1所示,包括DDS、DAC1PF,放大、幅度控制、频率设置、波形选择和显示等模块。其中,DDS模块是核心部分,用于产生各种波形数据。DAC及1PF模块将DDS输出的波形数字值转换成膜接值,并通过低通滤波得到平滑的波形信号。幅度控制模块则控制输出波形的幅度。频率设置模块控制输出波形的频率,可采用数控方式调节。显示模块可显示输出波形频率和波形种类。显示快丹jZ-Jyj图I数拄信号原电框图图1中的DDS模块、频率设置、波形选择、显示控制模块均在FPGA上实现,用VHD1语言完成设计,只有DAC、1PF放大、显示器件和输入器件需要外接电路实现,因此硬件系统较为简洁。1. 2工作
4、原理设计的基本原理是DDS技术。DDS是基于查找表思想,事先把波形数据存储于ROM表中,然后相位累加器输出作为地址信号,读出波形数据。但为避免因累加器溢出后下次累加舍掉余值而产生的频率误差,以及累加器高位不同步引起的竞争冒险问题,文中根据李晓芳等人提出的DDS算法优化思路来设计DDS结构。设计的DDS结构如图2所示。相位累加器在系统晒1fC1k的作用下,以频率控制字Fword在为步长不断累积,其溢出信号pvo作为地址信号发生器的时钟。地址信号发生器实际是以PVo为触发脉冲的计数器,其输出信号作为RoM表的地址信号。图2中同步寄谴的作用是保证频率字改变时不会影响累加器的正常工作。困2D1)S模块
5、结构2电路设计与实现系统中循环相位累加器、ROM表和地址信号发生器是关键部分,它们直接决定系统性能。2. 1相位累加器结构设计为得到足够高的分辨率,文中循环相位累加器字长取32位。但是,若直接采用32位串行加法器作为累加器,则引入的延迟较大,从而大大降低系统的工作速度。为此,文中采用超前进位原理和流水线技术设计32位循环累加器,其原理框图如图3所示。每4位超前进位加法器作为一个基本单元,4个4位超前进位加法器组成16超前进位加法器,并且将入流水技术加入16位超前进位加法器中。最后再将两个16位加法器组成32位加法器,如图3所示。合成相位寄存器加位系加器的力粕2. 2ROM查找表设计理论上,一个
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于 FPGA 核心 DDS 原理 数控 信号源 方案设计 详解