关于FPGA SelectIO信号设计.docx

《关于FPGA SelectIO信号设计.docx》由会员分享，可在线阅读，更多相关《关于FPGA SelectIO信号设计.docx（13页珍藏版）》请在第一文库网上搜索。

1、关于FPGASe1ectIO信号设计引言：本文我们介绍FPGASeIeCtIO信号设计。本章提供了选择I/O标准、拓扑结构和终端的一些策略，并为更详细的决策和验证提供了仿真和测量方面的指导。在许多情况下，系统的高级方面（其他设备选择或标准支持）定义了要使用的I/O接旦。在没有定义这些约束的情况下，由系统设计者选择I/O接口标准，并根据设计的目的对其进行优化系统。文章包含以下部分：接口类型单端信号1接口类型为了更好地处理各种接口类型的细节，有必要首先将接口划分为多个类别。分为两个相关部分：单端接口与差分接口单数据速率（2R）接口与双数据速率（咽）接口1.1 单端信号VS差分接口传统的数字逻辑使用

2、单端信令种传输信号并假定驱动器和接收器共用GND的约定。在单端接口中，信号的断言（无论是高还是低）是基于其相对于固定电压阈值的电压电平，该阈值参考GND。当信号电压高于VIH阈值时，该状态被视为高。当信号的电压低于VI1阈值时，该状态被认为是低的。TT1是单端I/O标准的一个常见示例。为了达到更高的接口速度和增加噪声容限，一些单端I/O标准依赖于精确的专用本地参考电压而不是GNDoHST1和SST1是依赖YgEF来解析逻辑电平的I/O标准的例子。VREF可以看作是一个固定的比较盎输入。高性能接口通常利用差分信号一一一种传输两个相互引用的互补信号的约定。在差分接口中，信号的断言（无论是高还是低）

3、是基于两个互补信号的相对电压电平。当P信号的电压高于N信号的电压时，该状态被认为是高的。当N信号的电压高于P信号的电压时，该状态被认为是低的。通常P和N信号具有相似的摆动，并且具有高于GND的共模电压（尽管情况并非总是如此）。1VDS是差分I/O标准的一个常见示例。1.2 SDRVSDDR接口单数据速率（SDR）和双数据速率（DDR）接口之间的区别与总线的数据信号与该总线的团圆信号之间的关系有关。在软件无线电系统中，数据只记录在接收设备的输入触发器上，在时钟的上升沿或下降沿。一个完整的时钟周期相当于一个位时间。在DDR系统中，数据在时钟上升沿和下降沿的接收设备的输入触发器上记录。一个完整的时钟

4、周期相当于两位时间。SDR和DDR的区别与携带信号的I/O标准是单端还是差分无关。单端接口可以是SDR或DDR,差分接口也可以是SDR或DDR。1cyc1eco?JJVJbihMmi0瞰ctocI图1、SDRVSDDR接口2.单端信号7系列FPGAI/O中提供了多种单端I/O标准。有关支持的I/O标准的完整列表以及每种标准的详细信息，请参阅UG471：7系列FPGASe1eCt1O资源用户指南的Se1ectIO资源”一章。该章末尾的表格总结了每个支持的I/O标准，哪些标准支持DRIvE和S1Ew属性、双向缓冲区以及匹I选项。它还描述了高性能(HP)和高范围(HR)I/O组支持哪些I/O标准。2

5、.1 模式和属性有些I/O标准只能在单向模式下使用，有些则可以在双向模式或单向模式下使用。一些I/O标准具有控制驱动器强度和转换速率的属性，以及弱上拉或下拉和弱保持电路(不打算用作并行终端)的存在。驱动强度和转换率可用于调整接口以获得足够的速度，同时不过度驱动信号。弱上拉、弱下拉和弱保持器可用于确保浮动或3状态信号的已知或稳定水平。UG471,7系列FPGA选择资源用户指南的“选择资源”一章介绍了哪些标准支持这些属性。有关详细信息，请参阅本用户指南信息。1VCMOS,当设置为6mA驱动和快速转换时，具有接近50。的近似输出阻抗，可以用作受控阻抗驱动器的粗略近似值。弱驱动器与传输线的阻抗匹配是近

6、似的，并且随电压和温度的变化而变化。1VDC1和HS1VDCI,真正的控制阻抗驱动器，是自适应的，保持更接近的阻抗匹配，并保持恒定的过电压和温度。2.2 输入阈值单端标准的输入电路分为两类：具有固定输入阈值的电路和具有由VREF电压设置的输入阈值的电路。使用VREF有三个优点：允许更严格地控制输入阈值水平它消除了阈值参考对GND的依赖从而减少了输入接收器处信号电压大幅度摆动的需要CMOSTT1(4.5V-5.5V)(4.5V-5.5V)5V5VVqu444VV1H一3.5VVth2.5VVoh2.4Vvh2VV11一1.5VVth1.5VV11一0.8VvO10.5VVO10.5V它允许输入阈

7、值更接近,OVOV1VTT1(3V-3.6V)1VCMOS(2.7V-3.6V)3.3V3.3VVOHVCC-OJVOH2.4VVH2VV1H0.7VcCVth一1.5VvTH05VCCV11-0.8VZvO1-0.4VV110.2VccV01I0.1V01FP啕状冥垃图2、常用电平标准阈值举例两个1.8VI/O标准：1VCMoS18和SST1I8C1assIo1.8V1VCMOS的阈值设置为0.63V和117V（需要接收器处的信号至少摆动540mV以进行逻辑转换）。SST118等级1的阈值设置为VREF-0.125V和VREF+O.125V,或标称VREF为0.9V,设置为0.775V和1.

8、025V（要求接收器处的信号至少摆动250mV,以进行逻辑转换）。所需的较小摆动允许在整个链路中进行更高频率的操作。驱动器的较小摆幅意味着需要较少的瞬态电流来降低直流功率。使用VREF的缺陷是，只要在需要VREF电遮的Bank中使用I/O标准，Bank的多功能VREF引脚就不能用作I/O。但是，对于7系列器件，可以使用多功能VREF引脚提供参考电压，也可以选择使用内部VREF功能在内部生成参考电压。有关内部VREF的更多详细信息，请参阅UG4717系列FPGA选择用户指南。有关VREF去耦和所有其他电源去耦的更多信息，请参阅第2部分配电系统。2.3拓扑和端接拓扑通常指接口中驱动器、接收器、互连

9、和终端的布置。在单向拓扑中使用的技术不同于在双向拓扑中使用的技术，因此对它们进行分开介绍。选择符合标准（SST1、1VCMOS等等）可以根据标准的字母（由EIA/TIA或JEDEC等标准机构发布）使用，也可以与来自另一标准或混合I/O的驱动程序或接收器混合和匹配。I/O标准规范可以定义接收器的VI1和VIH等限制，也可以定义每个方面包括驱动器阻抗和转换速率、面B走线长度和拓扑结构、无源终端的值和位置、接收设备的最大输入电容,甚至最大输入电容数接收器。有许多关于拓扑和终端的设计策略，这些策略影响了接口的信号完整性。通过仿真和测量验证每个接口的信号完整性是非常重要的。端接通常指用于保持接口中信号完

10、整性的阻抗匹配或阻抗补偿装置。虽然许多类型的元件可用作终端（如电阻器、电容器、二极管）,但本讨论仅限于电阻终端。一般来说，电容器和二极管端接技术更为复杂。2. 3.1单端拓扑和端接单向拓扑的包括点到点和多点拓扑。点对点拓扑有一个驱动器和一个接收器，而多点拓扑有一个驱动器和多个接收器。拓扑是点对点还是多点定义了接口的重要方面，这些方面决定了哪些终止策略是合适的，哪些是不合适的。1单端点对点拓扑最简单的单向拓扑是点对点形式。也就是说，有一个驱动器和一个接收器。终端（如有）可包括接收器处的并联终端（图1）、驱动器处的串联终端（图2）或受控阻抗驱动器（图3和图4）。始终使用IBIS模拟来确定这些终端的

11、最佳电阻值、VTT电压电平和VRN/VRP参考电阻。vTTRp=Zq=50ZQ=50图3、并行端接单向点对点拓扑RS=ZO-RO=25Zq=5(X2图4、串联端接单向点对点拓扑1VDCIR=rVRN=rVRPNZO=50Zq=50图5、DC1控制阻抗驱动器单向点对点拓扑1VCMOS(DRIVE=6,S1EW=FAST)图6、弱驱动，单向点对点拓扑通常，并联电阻终端(RP)的值等于其终端传输线的特性阻抗(ZO)O串联电阻终端(咫)的值等于传输线(ZO)的特性阻抗减去它们所连接的驱动器(RO)的输出阻抗。对受控阻抗驱动器进行调谐，以使驱动器输出阻抗(RO)等于其终端传输线的特性阻抗(ZO)O假设传

12、输线的特性阻抗为50Q,驱动器输出阻抗(RO)为25Q,则25Q串联终端(图4)或50Q并联终端(图3)是合适的。受控阻抗驱动器，无论是用DC1还是用弱1VCMoS驱动器实现，其大小应为50。的输出阻抗(R0,图5)。对于DCI,这对应于等于50Q的VRN和VRP电阻器。6mA至8mA驱动强度的弱1VCMoS驱动器的输出阻抗约等于50Q(图6)。通常，当Vn(连接到并联端接电阻器的电压源)等于信号电压的一半时，并联端接具有最佳性能。对于2.5V信号(VCeo=2.5V),Vn理想情况下为125V。在该电压不可用的情况下，可以使用戴维南并联终端。戴维南并联终端由一个分压器组成，其并联等效电阻(R

13、PEQ)等于传输线的特性阻抗(大多数情况下为50。)。分压点设计为Vno图7显示了由2.5VVCCO供电的戴维南并联终端，由两个IOOQ电阻器组成，产生1.25V的Vn和50Q的并联等效电阻(RPEQ)o并联端接可能不如串联端接或受控阻抗驱动器理想，因为它会消耗更多的功率。这种权衡必须与其他权衡权衡，以确定接口的最佳终端拓扑。VCeo25V图7、戴维南并联终端表1列出了可用于单向点到点拓扑的I/O接口类型示例。表1、可用于单向点到点拓扑的I/O接口类型示例1VTT1和1VCMOS没有明确任何规范的端接方法。驱动器处的串联端接或接收器处的并联端接都是合适。1VDCI隐式使用受控阻抗驱动器端接，在

14、接收器不需要任何形式的端接。每I/O标准对终端技术有不同的要求。在某些情况下，I/O标准的规范可以严格定义终端拓扑。具有特定终端要求的标准示例是HST1HST1I类是一种单向I/O标准，建议在接收器处进行并行端接。在HST1I级的情况下，终端电压Vn定义为电源电压VeC的一半。设计人员最终可以选择完全不使用终端，或者使用不同的终端，例如驱动程序处的串联终端。在给定的系统中，这种选择可能是有利的，原因有很多。由设计人员通过模拟和测量验证接收器处的信号完整性是否足够。SST1标准对终端拓扑没有严格的要求。相反，JEDEC规范提供了通常使用的拓扑图的示例端接技术。UG471,7系列FPGASe1ec

15、tIOReSoUrCeS用户指南的“Se1ectIOResources”一章为每个I/O标准（包括SST1标准）提供了示例终止技术，目的是为考虑提供一个良好的起点。与HST1类似，最终由设计者通过模拟和测量来验证接收器处的信号完整性是否足够。2.单向多点拓扑在更复杂的拓扑中，一个驱动器可以驱动多个接收器。接收器代表必须由单个传输线短接线馈电的负载。从信号完整性的角度来看，在这种情况下使用的最佳拓扑是一条长传输线，驱动器在一端，平行终端在另一端，接收器通过中间的短线连接到主记录道。这种拓扑通常被称为飞越多点拓扑(f1ybymu1tidrop)O这种拓扑有两个关键方面。第一种是在传输线的远端存在一个并联终端端接。不得在驱动器或受控阻抗驱动器处使用串联终端。并行端接是该拓扑唯一适用的端接类型。第二个关键方面是每个接收器的连接短截线的长度。这些必须保持短：长度不超过信号上升时间的一小部分。当典型信号上升时间为600PS时，应使用长度不超过700ps4=150PS或0.9英寸(22.86mm)的短