Zynq器件三种主要类型的存储控制接口解析.docx

《Zynq器件三种主要类型的存储控制接口解析.docx》由会员分享，可在线阅读，更多相关《Zynq器件三种主要类型的存储控制接口解析.docx（6页珍藏版）》请在第一文库网上搜索。

1、Zynq器件三种主要类型的存储控制接口解析基于Zynq器件的嵌入式开发时,我们不可避免地需要规划设计使用什么样类型和多大地内存与F1ASH,本文就ZYNQ器件的存储控制器作一个抛砖引玉的描述，以期大家对它有个基本了解，如有不当或需要补充之处欢迎大家发言指出。Zynq器件主要包括三种类型的存储控制按旦：DDR控制器,主要特性如下： 支持DDR3、DDR2、1PDDR2； 支持位宽为16比特或32比特，位宽为16比特时支持ECCo 使用多达73个PS专用引脚。 模块支持：32比特位宽：4X8b,2X16b,1x32b16比特位宽：2x8b,Ix16b 1.5v的DDR3最大速率支持到533MHz(

2、DDR1333) 1.8v的DDR2最大速率支持到400MHz(DDR800) 1.2v的1PDDR2最大速率支持到400MHz(DDR800).具有4个DDR控制端口，1个给PS专用，2个P1专用，1个外设/DMA/P1/PS共享。 不支持DIMMDDR控制器的框图如下:主要包括三部分： DDRContro11erInterface(DDRI),负责各个端口的读写请求和仲裁。 DDRContro11erCore(DDRC),负责对读写交易进行调度和排队。 DDRContro11erPHY(DDRP),物理层，直接和DDR3,DDR2,1PDDR2器件通信。QUadSPI控制器，主要特性如下：

3、 100MHz32-bitAPB3.0接口支持各种操作，如读，写，搽除等操作。 100MHz32-bitAXI读接口时地址线性映射。 读操作时支持x1,x2和x4速度。 写操作时支持X1和x4速度。 主模式下最大SPI时钟达到IOOMHZo 带有252字节的FIFO以最大化Quad-SPI读效率。 支持最大容量为128Mb的Quad-SPI器件。 支持两个Quad-SPI器件并行使用。QUad-SP1控制器是系统外设互连（IOP）的一部分，如下图示可以支持一到两个QSP1F1ASH：Sing1eCS4bitVOQSP1OSWQuad-SPIOWp-*DeviceDua1CS8-bitPara1

4、1e1I/OVODua1CS4-bitStackedIQ注意当使用一个Quad-SPI器件时，只能使用QSP1o,使用两个Quad-SPI器件时，要保证器件是同样的（生产商和通信协议）。Quad-SPI控制器有两种基本的使用模式：I/O模式和线性地址模式。I/O模式：控制器只负责收发数据，需要软件开发者熟悉F1ASH器件的通信协议，软件用四个TXD寄存器来写数据和命令,从F1ASH读回来的数据存储在一个接收寄存器。这种模式支持F1ASH器件的所有操作，如读操作，写操作和搽除操作。线性地址模式：这种模式消除了I/O模式需要软件开发者自行发出读写命令的开销，线性地址模式下由硬件发出对F1ASH的读

5、命令并控制数据流向AXI总线接口，控制器响应AXI总线接口的请求，这仿佛把F1ASH当作幽存储器来操作，开发者不用关心低层细节，这种模式常用于直接在F1ASH上执行代码的情形。Quad-SPI控制器的框图如下:静态存储控制器(StatiCMemoryContro11er(SMC),能支持NANDF1ash,NORF1ash和SRAM0NANDF1ash控制器主要特性如下： 支持8比特或16比特的数据宽度。 符合ONF1specification1.0标准 16-word的读和写FIFO 8-word的命令FIFO 可编程的I/O周期时序 ECC功能 异步存储器操作模式Para11e1SRAM/

6、NOR控制器主要特性如下： 8比特数据宽度，支持最大25个地址线。 2个片选信号(24位地址模式) 16-word的读和写FIFO 8-word的命令FIFO 可编程的I/O周期时序，两个片选信号可分别设置 异步存储器操作模式系统总线可以访问到静态存储控制器SMC,但SMC的控制寄存器只能提过APB接口访问，如下图示：NANDF1ashOfSRAMOrNORAJBPUr-Ca85o注意使用SMC时可能占用比较多的MIO弓I脚，需要规划好防止引脚冲突。静态存储控制器（SMC）的框图如下：SMC最后给出Zynq器件的存储地址分配表:Tab1e4J:System*1eve1AddressMapAdd

7、ressRangeCPUsandACPAX1HPOtherBusMasters11Notes0000-0000toOOo3_PFFF1OCMOCMOCMAddressnotfi1teredbySCUandOCMismapped1owDDROCMOCMAddressfi1teredbySCUandOCMismapped1owDDRAddressfi1teredbySCUandOCMisnotmapped1owAddressnotfi1teredbySCUandOCMisnotmapped1owOOO4。Ooot0007FFFFDDRAddressfi1teredbySCUAddressnotfi

8、1teredbySCU0008-0000tOOOFFFPPDDRDDRDDRAddressfi1teredbySCUDDRDDRAddressnotfi1teredbySCU0010-0000to3PFF_PFPPDDRDDRDDRAccessib1etoa11interconnectmasters4000_。000t7PFF_FFFFP1P1Genera1PurposePort*0totheP1M.AXI.GPO8000-0000tBPFF_PFPFP1P1Genera1PurposePort*1tothePGM.AX1GP1EooOj)OoOtoE02F_PFPFIOPIOPI/OPeri

9、phera1registers,seeTab1e4-6E100-0000tE5FP-PFPFSMCSMCSMCMemories,seeTab1e4-6P800-0000toF80O_0BPPS1CRS1CRS1CRregisters,seeTab1e4-6FeOO1OOOtoF880_PFPFPSPSPSSystemregisters.seeTab1e4-6F890-0000toPP0-2FPPCPUCPUPrivateregisters,seeTab1e4-6PCO0-0000toFDFF_PPFF4：Quad-SPIQuad-SPIQadSPI1inearaddressfor1inearmodeFFPC_0000tFPPF_PPFF：2：OCMOCMOCMOCMismapped/OCMisnotmapp3i9