Xilinx可编程逻辑器件设计与开发（基础篇）连载32：Spartan.docx

《Xilinx可编程逻辑器件设计与开发（基础篇）连载32：Spartan.docx》由会员分享，可在线阅读，更多相关《Xilinx可编程逻辑器件设计与开发（基础篇）连载32：Spartan.docx（3页珍藏版）》请在第一文库网上搜索。

1、XiIinX可编程逻辑器件设计与开发(基础篇)连载32：Spartan双击【Xi1inxCoreGenerator,打开现有的IP核工程项目或者创建一个新的IP核工程。【ViewbyfunctionDebug&Verification一ChipScopePro,双击VIO。弹出VIO配置界面,如图9T0所示。图9T0V1o参数设置界面(1) ComponentName：输入组件名称。(2) VIOParameterS选项组:VIO参数选项组。Enab1eAsynchronousInputPort：使能异步输入信号,最多可以设貉256个异步输入信号，VIO的异步输入用来监测设计中丽模块的输出信号

2、,它与时钟无关。Enab1eAsynchronousOutputPort：使能异步输出信号,最多可以设珞256个异步输出信号，V1O的异步输出用来为待测试逻辑模块提供输入激励，它与时钟无关。Enab1eSynchronousInputPort：使能同步输入信号，最多可以设貉256个同步输入信号，VIO的同步输入信号用于监测设计中待测试模块的输出信号，要求待测试信号与V1O核的C1K同步。Enab1eSynchronousOutputPort：使能同步输出信号，最多可以设络256个同步输出信号，VK)的同步输出信号为待测试模块的输入提供激励，要求待测试信号与VIO核的C1K同步。InvertC1

3、ockInput：VIO核可以选择时钟信号翻转，即选择采用时钟的上升沿或者下降沿作为触发条件。注意：只有使用同步输入和/或输出的时候，时钟信号翻转才有效。9. 2.4ATC2属性双击【Xi1inxCoreGenerator,打开现有的IP核工程项目或者创建一个新的IP核工程。【Viewbyfunction-Debug&VerificationfChipScopePro。双击ATC2,弹出ATC2配置界面，如图9T1所示。图9T1ATC2参数设置界面(1) ComponentName：输入组件名称。(2) &quisition选项组：Timing-AsynchronousSamp1ing：用于异

4、步数据捕获。数据信号经ATC核输出到EE”引脚上的通道由组合逻辑组成。State-SynchronousSamp1ing：用于和C1K输入信号同步的数据捕获。数据信号经ATC核输出到FPGA引脚上的通道由流水线触发器和C1K输入信号组成。(3) StateOPtiOns:状态选项组。MaxFrequencyRange：ATC2核的最大频率范围。有效的最大频率选择项为0100MHz,101200MHz,201300MHZ和301500MHz0当目标数据捕获方式设络成State-SynchronousSamp1ing,此选择对ATC2核有效。TDMRate：ATC2核不用片上存储器来存储捕获的数据

5、，AgiIent逻辑分析仪通过一个专用探头连接番和FPGA引脚连接传送捕获的数据。ATC2内核数据传送到FPGA引脚上的速率可以与TC2输入遍口_DATA的速率相同(TDM速率=Ix）或者是DATA速率的2倍（TDM速率=2x）。只有当目标数据捕获方式设络成【State-SynchronousSamp1ing时，TDM速率才可以设至各成2倍数据速率O设置好后，单击【Next】，弹出引脚设置界面，如图9T2所示。图9-12ATC2核ATCK和ATD引脚参数(4) PinSettingS选项组：引脚设置选项组。Enab1eAutoSetup：使能AgiIent逻辑分析仪自动设珞ATC2核引脚和逻辑

6、分析仪POD的连接。这个属性使得Agi1ent逻辑分析仪能自动设定每个ATC2引脚的最佳相位和电压采样偏移量。缺省为使能状态。Enab1eA1waysOnMode：用于强制ATC2核使能ATC2核内部逻辑和输出缓冲器。FPGA配谿完成后，该模式强制选择BANK0。在该模式下，不通过手动设珞ATC2核，器件在配路完成之后就可以立即捕获事件。只有当目标数据捕获方式设珞成TIMING方式时，该选项设辂才有效。ATDPinCount：设貉ATD输出引脚数量，范围是4128。DriverEndpointType：用于设络控制ATCK和ATD输出引脚的输出码圈类型：单端或者差分。所有的ATCK和ATD引脚必须设辂成相同的驱动器终端类型。ATDdriverssameasATCK：可以修改ATCK引脚参数，如I/O标准、S1EW参数和驱动强度等，并强制ATD驱动器参数与ATCK的驱动器参数保持一致。ATDdriversdifferentthanATCK：可以单独设珞ATD的每一个引脚的驱动器参数，完全独立于ATCK。(5) Signa1Bank选项组：Signa1Bank设置选项组。Signa1BankCount：ATC2核包含了一个实时可选的数据信号组多路选择器。该选项代表了多路复用器输入,即数据输入端口数量或者信号分组的数量。有效的信号分组值为1、2、4、8、16、32和64。