FPGA可以用来对FPGA EDA进行加速设计.docx
《FPGA可以用来对FPGA EDA进行加速设计.docx》由会员分享,可在线阅读,更多相关《FPGA可以用来对FPGA EDA进行加速设计.docx(3页珍藏版)》请在第一文库网上搜索。
1、FPGA可以用来对FPGAEDA进行加速设计众所周知,目前的咏旦近设计软件大都运行在x86的”上,而在很多领域,FPGA加速器又可以作为CPU的协处理遥进行计算加速。那么,FPGA本身是否可以用来对FPGAEDA,比如综合、布局、布线的过程进行加速呢?前阵子在Reeidit上看到了这个问题,引发了很多思考,后来查了些资料,还真有这么一本书在一定程度上系统解答了这个问题:BookHardwareacce1erationofEDAa1gorithms:CustomICs1FPGAsandGPUsJanuary2010DOIIOI007/97&1-441%0944-2ISBN978-1-4419-0
2、943-5Authors:KanupriyaGu1atiSuni1PKhatri*HarVaSUniversity二二、TexasA&MUniversity这本书研究了加速EDA算法的硬件平台,如ASIC,FPGA和更U。覆盖范围包括讨论在何种条件下使用一个平台优于另一个平台,例如,当EDA问题具有高度的数据并行性时,GPU通常是首选平台,而当问题具有更多的控制因素时,FPGA可能是首选的。书里还给出了几种EDA算法(故障位直、故障表生成、SP三E模型卡评估、基于蒙特卡洛的统计静态时序分析、布尔可满足性)的加速结果,与这些算法的单核实现相比,可将运行速度提高800倍以上。该书作在如何最好地利用
3、并行性来加速EDA算法方面给出了很有价值的参考。书中还提出了一种在一组约束条件下,从常规单处理器代码中自动提取SIMD(单指令多数据流)并行性的方法。使用这种方法,这种单处理器代码可以自动转换为GPU代码,实现显著加速。这种方法特别有用,因为不同的GPU通常有不同的规格,在这种情况下手工生成GPU代码变得不太现实。该书提供了在加速特定EDA算法时使用ASIC、GPU还是FPGA的指导方针,并用在这些平台上实现的一个具体示例(布尔可满足性)验证了这些建议;通过介绍可供读者使用的示例算法来帮助读者确定如何最好地加速其EDA算法;讨论一种自动生成GPU代码的方法(给出一定约束下的常规单处理器代码的条
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA可以用来对FPGA EDA进行加速设计 FPGA 可以 用来 EDA 进行 加速 设计