dds通过增加幅度控制等配合依托MCU的交互界面和功放实现所需要的波形.docx

《dds通过增加幅度控制等配合依托MCU的交互界面和功放实现所需要的波形.docx》由会员分享，可在线阅读，更多相关《dds通过增加幅度控制等配合依托MCU的交互界面和功放实现所需要的波形.docx（11页珍藏版）》请在第一文库网上搜索。

1、dds通过增加幅度控制等配合依托MCU的交互界面和功放实现所需要的波形DDS直接数字式频率合成器（DireCtDigita1Synthesizer）,相信所有人看到这个名字就觉得不会陌生。有些资料讲述的方式太高大上,不少人一时半会接受不了。本篇文章从双口RAM入手,由浅入深脱掉DDS高大上的外衣。基本原理框图:两个关键术语：a.相位累加器：Phase=Phase+freq_ctr1,可以暂且理解为i=i+1一样的东西。b.频率控制字：freq_ctr1,这个东西的值直接影响输出值号的频率。假设系统工作时钟（查表时钟）为150MHz,RoM表深度为4096,存储波形为1个周期（如正弦波每周期抽样

2、量化为4096个点），也就是一个周期的波形由4096个采样点组成，意味着输出波形一个周期最多4096个采样点。比如Data输出IOM的正弦波，输出的正弦波每周期只有15个采样点；而输出IM的正弦波，每周期将有150个采样点；我们也可以知道当输出频率小于等于36.621KHZ时，输出波形每周期由4096个点构成。输出信号的每周期点越多，阶梯效过越不明显，经过低通滤端后波形越好看。如果freq_ctr1为1时，那么输出信号为150MHZ/4096=36.621KHz,如果freq_ctr1为2时，那么输出信号为150MHZ*2/4096=73.242KHz.因此当需要输出正弦波频率为foutMHz

3、时，Fout=150MHz*freq-ctr1/4096,所以freq_ctr1=Fout*4096/150MHz0如果上面的大家都理解了，那么恭喜你已经完全理解了DDS的核心部分。至于其他DDS相关的内如，比如频率分辨率（因为rom地址必须是整数，所以freqtr1必须是整数，所以上例的频率分辨率为），旁瓣抑制比（量化多Ibit,多6db=201g2）G一）J=U=U好了理解了上面，下面来一个FPGA工程实现一个DDS。工程目标：通过SP1可以配置RAM的值，通过SP1配置频率控制字，输出数据给.，同时提供随路时钟。此工程可外接侬通过任何你想得到的方式配置用户想输出的周期信号（不仅仅只是si

4、n、cos、方波、锯齿、三角，可以是任何波形哦）。软件环境vivado2014.21 .新建工程2 .例化IPa）使用MMCM将时钟3倍频b）例化真双口RAM16bitsx40963 .直接贴代码modu1edds_top(/g1oba1inputwireinputwire/spiinputwireinputwireinputwirei_c1k,/50Mirst,i_spi_sc1k,i_spi_miso,i_spi_nss,/dacoutputwireOCIaC_cIk,outputwire15:0odacdata)；wirec1kjmaine1k,150Mwiremmcm_1ocked;w

5、ireasy_rst_wire;reg7:0asy_rst_reg;wireasy_rst;reg7:0spi_sc1k_reg;reg7:0spi_miso_reg;reg7:0spi_nss_reg;wirespi_sc1k_pos;wirespi_nss_neg;wirespi_nss_pos;reg14:0spi_addr;reg15:0spi_data;reg7:0spi_cnt;reg31:0spi_miso_data;reg15:0spi_cnt_reg;regspi_wen;reg11:0phase;/phase:0-4095/e1kandreset/c1k_wizu_c1k_

6、wiz(/C1ockinports.c1kjn1(i_c1k),50M/C1ockoutports.c1k_out1(e1k),/150M/Statusandcontro1signa1s.reset(i_rst),.1ocked(mmcm_1ocked)；assignasy_rst_wire=i_rst(mmcm-1ocked);a1ways(posedgee1korposedgei_rst)if(i_rst)asy_rst_reg=8,d;e1seasy_rst_reg=asy_rst_reg6:0,asy_rst_wire);assignasy_rst=asy_rst_reg7;Iiiii

7、iiiiiiiiiiiiiiSPiinputIiiiiiiiiiiiiiiiiii/spiframe32bit/wenaddrdata/3130:1615:0a1ways(posedgee1korposedgeasy_rst)if(asy_rst)beginspi_sc1k_reg=8d0;spi_miso_reg=8d0;spi_nss_reg=8,d;ende1sebeginspi_sc1k_reg=spi_sc1k_reg6:0,i_spi_sc1k;spi_miso_reg=spi_miso_reg6:0,i_spi_miso;spinss_reg=spinss_reg6:0,i_sp

8、inss);end/getsc1kposedgeassignspi_sc1k_pos-spi_sc1k_reg7&spi_sc1k_reg6;/getnssnegedge&posedgeassignspi_nss_neg-spi_nss_reg6&spi_nss_reg5;assignspi_nss_pos=spinss_reg6&spi_nss_reg5;a1ways(posedgee1korposedgeasy_rst)if(asy_rst)spi_cnt=8d0;e1seif(spi_nss_neg)spient=8,c1;e1seif(spisc1kpos)spient=spient+

9、b1;e1sespient=spient;a1ways(posedgee1korposedgeasy_rst)if(asy_rst)spimisodata=32,d;e1seif(spinssneg)spi_miso_data=32d;e1seif(spi_sc1k_pos)spi_miso_data=spi_miso_data30:0,spi_miso_reg6;e1sespi_miso_data=spi_miso_data;a1ways(posedgee1korposedgeasy_rst)if(asy_rst)beginspi_addr=15d;spi_data=16d;ende1sei

10、f(spi_cnt=8,d32)beginspi_addr=spi_miso_data30:16;spi_data=spi_miso_data15:0;ende1sebeginspi_addr=15,d;spi_data=16,d;enda1ways(posedgee1korposedgeasy_rst)if(asy_rst)spi_cnt_reg=16,d;e1sespi_cnt_reg=spi_cnt_reg7:0,spi_cnt7:0;/address0-4095fordds_rama1ways(posedgee1korposedgeasy_rst)if(asy_rst)spi_wen=

11、1,b;e1seif(spi_cnt_reg=8,d31,8,d32&spi_miso_data31:28-4,b1000)spiwen=b1;e1sespiwen=b;/address4096-16383,16385-32767reserved/address16384forfreqcontro1,1ow12bitsreg15:0freq_ctr1_reg;a1ways(posedgee1korposedgeasy_rst)if(asy_rst)freq_ctr1_reg=16,d;e1seif(spi_cnt_reg=8,d31,8,d32&spi_miso_data31:16=b1,15

12、,d16384Bfreq_ctr1_reg=spi_miso_data15:0;e1sefreq_ctr1_reg=freq_ctr1_reg;/dpram/16*4096dds_ramu_dds_ram(,c1ka(e1k),.ena(1b1),.wea(spi_wen),.addra(spi_addr11:0),/4096-12bit.dina(spi_data),.douta(),.c1kb(e1k),.enb(1,b1),.web(1,b),.addrb(phase),/4096-12bit.dinb(16,d),.doutb(odac_data)；a1ways(posedgee1ko

13、rposedgeasy_rst)if(asy_rst)phase=12,d;e1sephase=phase+freq_ctr1_reg11:0;ODDR#(.DDR_C1K_EDGE(，ZSAME_EDGEZ，),/“OPPOSITE_EDGEorSAME_EDGE.INIT(1,bO),/Initia1va1ueofQ:1,bor1,b1.SRTYPESYNCz,)/Set/Resettype:SYNCorASYNC”)ODDRJnst(.Q(o_dac_c1k),/1-bitDDRoutput.C(c1k),/1-bitc1ockinput.CE(b1),/1-bitc1ockenab1e

14、input.D1(b1),/1-bitdatainput(positiveedge).D2(b),/1-bitdatainput(negativeedge).R(asy_rst),/1-bitreset.S(b)/1-bitset)；endmodu1e4.时序和管脚约束create_c1ock-period6.667-namec1k150-waveform0.0003.333-addget_netse1kset_propertyPACKAGEPINV4get_portsi_c1kset_propertyPACKAGE_PINV3get_portsi_rstset_propertyPACKAGE_PINV2get_portsi_spi_misoset_propertyPACKAGE_PINW2get_portsi_spi_nssset_propertyPACKAGE_PINW1get_portsi_spi_sc1k