Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx
《Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx》由会员分享,可在线阅读,更多相关《Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx(5页珍藏版)》请在第一文库网上搜索。
1、XiIinX可编程逻辑器件设计与开发(基础篇)连载27:SpartanVrtex-6HXT器件内的GTH模块比GTX有更高的线速率,用它可以实现最高性能的高速串行收发器。GTH具有如下特性。灵活的SERDES支持多速率应用。实现40G和IOOG协议等。功能强大的发射预加重和接收均衡器。集成式“变速箱”实现了灵活编码:8B10B.64B66B0低功耗:220mW(典型值)10,3125Gbits.,符合常见标准的要求,如10/40/1OOG以太网、PCIExpress0048、XAUKSRIO和HD-SDI05.1.9以太网(EthernetMAC)模块Virte-6器件内置以太网MAC,不需要
2、消耗可编程逻辑资源即可提供无缝的芯上到芯片连接。以太网媒体访问控制器(MAC)内核支持10/100/1000Mbit/s数据速率,兼容UNH验证标准并且具有互操作能力,设计符合IEEE802.3规范的要求,可以单独运行在1000Mbits.100Mbits和10Mbits模式,或者配置成三态模式。支持IEEE标准的Mi1、GMI1和RGMI1协议,减少外部物理接口的总线宽度。图5-38所示为以太网MAC的结构框图。图5-38以太网MAC的结构框图主机可以通过主机总线或者设备控制寄存器(KR)总线与以太网MAC互联。物理接口能配置成Mi1、GMIERGMIESGMII或IOOBASE-X,但是根
3、据所选择的物理接口配置,只有一套TX和RX接口被激活。EM收有一个可选的管理数据输入/输出接口(MDIO),可以访问外部PHY的管理由超和EMAC内部的物理接口管理寄存器(仅在Iooobase-X或SGMn模式配置下有效)。EMAC输出统计向量包含了以太网发送和接受数据通路上的帧信息。复用统计向量以减少与外界连接时所需要的引脚数。在FPGA中实现统计IP(StatisticsIP)以累计以太网MAC收发数据通路的统计信息。Virtex-6的EMAC的功能框图如图5-39所示。图5-39以太网MAC的功能框图客户端接口。包含了连接EMAC接受发送引擎的用户发射接收接口,客户端接口的数据宽度可以配
4、置为8位或者16位,默认为8位。其中的流控制接口允许客户控制物理层停止发送帧,直到客户端有能力接受更多帧。EMAC的流量控制根据IEEE802.3-2005标准设计,以太网MAC可以在检测到有效的暂停帧之后,暂停和重启帧传输,EMAC通过发送一定时间的暂停帧实现流量控制。图5-40所示为流量控制结构图。图5-40流量控制结构图EMAC接口路径上有个接收地址滤波器,它控制接受或拒绝输入帧。输出统计向量包含了以太网发送和接受数据通路上的帧统计信息。发送统计向量TX_STATISTICS_VECTOR包含发送帧的统计信息,由32位向量和内部信号组成。戛受统计向量RX-STAT1ST1CSJECTOR
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Xilinx 可编程 逻辑 器件 设计 开发 基础 连载 27 Spartan