Virtex UltraScale器件的优点.docx

《Virtex UltraScale器件的优点.docx》由会员分享，可在线阅读，更多相关《Virtex UltraScale器件的优点.docx（6页珍藏版）》请在第一文库网上搜索。

1、VirtexU1traSca1e器件的优点赛灵思UItraSCaIe器件的28Gbps背板功能让网络能够以1Tbps的速率运行。两年前，IEEE的一篇报道指出，根据当时发展趋势，通信网络在2015年需要支持ITbPS的容量要求，到2023年则需要支持10Tbps的传输能力。根据2012年的这份报告，明年将有近150亿台固网和移动网络设备，其中包括机器间的互联。对于光传输网络（OTN）应用，核心节点的每波长带宽到2015年预计将达到IOOG到400G,2023年将提升到近400G到1T。赛灵思VirtexU1traSca1eA11Programmab1eFPGA是高端FPGA系列的扩展，可支持I

2、Tbps系统的实现。VirtexU1traSca1e系列具有前所未有的高性能、系统集成度和带宽，适用于有线通值、测试测量、航空航天与军用以及数据中心等各种不同应用。很多公司都表示了对ITb网络应用的需求。这些应用要求我&蛰能够直接驱动2星/28G背板，以解决可布线性、串扰、差分插入损耗和阻抗匹配等问题。而VirteXU1traSca1e器件则完美解决了这些难题，无需重定时整即可支持25G/28G背板操作，从而实现了对ITbPS应用的支持。使用外部重定时器会产生可靠性问题，同时还需要占用大量非常昂贵的PCB板级空间。实例I-Tbps设计图1是可能的通用ITbPS系统的高层次方框图。从图中可以看到

3、，多个带宽低于ITb的支路板（此图中有两个）通过在运行速率为25G/28G的背板与一个IT线卡相连。译能昌、区一1TUp1inkor1ine；Hir号/送明1，在此高层次Tb系统微念图中多个低于ITbpS的支路板为一个ITgS的线图2、3和4是三种可能的ITbDS以太网和OTN应用的更详细的方框图，它们全部以VirteXU1traSca1eFPGA为基础进行构建。33GbpsGTY收发器可能与CFP241R4光学模块以及25G/28G背板连接。根据图示，16GbpsGTH收发器与高速存储器相连。IT上行链路或线卡t9gzogz为1Tb以太网上行链路模块提供信号馈送、图2-A多个低于1TbPS的

4、以太网支路板通过25G背板f/,0卜U及。18ktB4Z0出图3-A1Tb以太网上行糙路模块在OTN链路上分布有效S二以通过25G/28G背板链路重用现有OTN线卡(IT上行链路或线卡图4-A1TbOTN线卡通过28G背板链路复用来自低于ITb的OTN支路模块的馈送信号，4025G28这些IT应用必须依赖于支持25G/28G的背板收发器才能实现。带IoG链路的背板会面临可布线性、串扰、差分插入损耗和阻抗匹配等问题。这些IT应用必须依赖于能直接在背板上以25G/28G直接运行的FPGA才能实现。使用外部重定时器会产生可靠性问题，同时还会占用大量非常昂贵的PCB板级空间。背板重定时器为附加组件，必

5、须部署在线卡和支路板上。背板重定时器运行所需的电压调节模块、配电网络、直流阻断帽和参考班都会占用这些PCB的板级空间。可布线行问题在这些实例中，我们展示了以25G/28G在背板上运行的40个信道，总带宽为40X25Gbps=1Tbps0背板厚度通常约为0.25英寸，这主要取决于两个因素：连连接器压装（DreSS-fitting的机械要求,以及对于多个信道路由支持的需要。如背板接口仅支持10GbPS操作，则信道数需要增加为原来的2.5倍。对于每个ITbPS线卡和支路板，这样会将背板信道数量从40增加到100。如系统需要25个支路板和线卡，最终所需的信道总数则为100X25=2,500o这会对路由

6、造成很大的挑战。使用背板介电材料如松上的介电常数约为3.65且标准导线宽度为7mi1的Megtron-6,我们发现每个差分带状线对的堆叠高度为：每IoOQ的差分奇模阻抗对应16密耳。假定背板连接器间距通常为2mm,则每层的连接器引脚之间可以部署1个信道。因此，背板每层能够支持每层每个连接器10个信道（发送+接收）。对于25Gbps,通常需要16个布线层，总板厚度为16密耳X16布线层二0.256英寸。对于10Gbps,厚度为0.640英寸（16x2.5=40个布线层，总板厚度为16密耳X40层=0.640英寸）。但是，背板最大厚度通常由通路孔的深度位宽比决定。典型的通路孔直径为15密耳，标准深

7、度位宽比为25:1o这意味着背板厚度上限约为14x25=350密耳。因此，IOG背板无法支持IT应用。串扰问题对于IT应用而言，25G背板相对于IOG背板的另一个关键优势是串扰。串扰通常由于信道距离导致的。背板信道越多，发生串扰的几率就越高。因此，带有1000个25G信道的背板比带有2500个IOG信道的背板发生串扰的几率更低。但是，大多数介电材料都并非完全同质，因此都会具有远端串扰（FEXT）效应。此外，在背板连接器周围的通路孔区域发生的串扰通常都是远端串扰。由于背板系统的串扰既有近端串扰（NEXT）又有远端串扰（FEXT）效应，设计师必须谨慎降低与总噪声预算相关的串扰噪声成分。敏感器件和干

8、扰源网络之间即存在互连Cm（电场），又存在互感1n1（磁场）。互感会在与干扰源网络相对的敏感器件线路上感应产生电速（楞次定律）。互电容会通过互电容传递在敏感器件线路上的双向电流。近端和远端敏感器件线路上的电流一起产生NEXT和FEXT效应。I(Next)=I(Cm)+I(1m)whi1eI(Fext)=I(Cm)-I(1m).NEXT水为正数。FEXT即可为正，也可为负。差分插入损耗信道的插入损耗是建立可靠链路时的重要参数。I1取决于两个因素：连接器损耗和介电损耗。使用如松下MegatrOn-6等介电材料时，切线损耗为0.004O图5显示了1米长走线的插入损耗。表面粗糙度为1微米（超低截面）。

9、由于背板的最大厚度为0.350英寸，IOG背板的走线宽度已经降至只有3密耳宽，以允许在0.350英寸厚的背板上铺设40层布线，同时将差分奇模阻抗维持在IOOQ。对于25G背板，走线宽度为7密耳，可以在最大厚度为0.350英寸的背板上铺设16层布线。O差分损耗对比HoIU0d-seeqp(SSo-TDSNJU0dPBqp6224222086Ii4121108642m4freq=12.5OGHzdB(BaCkP1anR_25G_1oss=-24573m5freq=5.OOOGHzdB(Backp1ane_1OG_1oss=-26.070图5-25G和IOG背板的插入损耗分别在各自的奈毫斯特Xs地示C图5显示，IOG背板的差分插入损耗高于25G背板。这是因为IOG背板在最大背板宽度内增加了布线层数，从而导致走线宽度更窄。我们已经指出，VirtexU1traSca1e器件能支持无需重定时器的25G/28G背板操作，从而支持ITbPS的应用。这些未来的ITbPS应用要求接蝇能够直接驱动25G/28G背板，以解决可布线性、串扰、差分插入损耗和阻抗匹配问题。过多的布线层数、更大的连接器以及与通路孔深度位宽比相关的制造可靠性问题都会有一定影响。