Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析.docx
《Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析.docx》由会员分享,可在线阅读,更多相关《Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析.docx(24页珍藏版)》请在第一文库网上搜索。
1、Canddence Sigrity中用Power SI进行走线阻抗与耦合检查分析(组件 ERC-Trace lmp/cpl/ref check)基于信号完整性考虑,检查PCB阻抗和其耦合串扰是否满足要求,是硬件工程师的必要工作。对于有较多高速或信号线的PCB来说,手动检查费时费力效果也不好,非常容易漏掉一些关键点,有必要寻找一种自动检查的方法。如下介绍基于仿真软件Sigrity的自动检查,其快速、准确,不仅降低了工程师的工作量,且改善了检查的结果,有利于PCB的优化。Sigrity软件Power SI进行走线阻抗与耦合检查分析有两点需要注意:第一个是这个功能计算出来的阻抗和ST9000会有一点
2、偏差。第二个是其耦合度检查只能检查同层之间的耦合,对于不同层之间的耦合还无法进行检查。不过在绝大多数的设计中,现有的这个功能已经够用了,通过这个方式可以非常快速的对整版或是重点关注的信号进行阻抗及耦合的检查,找到设计的薄弱环节进行整改。321阻抗和耦合阻抗:在具有电阻、电感和电容的电路里,对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示;常见阻抗控制单端阻抗50欧有些特些场景要求控制40欧,如XC7Z010-DDR3VGA阻抗75欧差分阻抗100欧有些特些场景要求控制80欧,如XC7Z010-DDR3USB的差分阻抗90欧LVDS、HDML SATA100欧耦合性:couping,也叫耦合度,是
3、对模块间关联程度的度量。耦合的强弱取决与模块间接品的复杂性、调用模块的方式以及通过界面传送数据的多少?3.3以仿XC7Z010CLG400与2片32位DDR3阻抗和耦合分析为例1POWERSISigrity Suite Manager -PowerSI-powerSI- 选择组件ERC-Trace lmp/cpl/ref checkImp/cpl:表示阻抗和耦合设置仿真参数检查和设置:loadLayout File-.brd 文件(.Spd)-保存-看output报告。1)在载入.brd文件时,power S1软件自动跳转至“ ModelExtraction的界面了,这时我们要重新选择ERC组
4、件。2)有问题要修改。比如短路等,在转换的时候会有些出错。这一步需要点时间,保存就是在核对的过程。检查叠层:check stackup-view Malerial焊盘的设置修改成实际的板厚、基材等信息。要根据厂家的信息来填写。1lir Cater larai. fTUon Lsyvharw口TKirwmCaaniNMr.cowmCsrdLcvtl.GSHSffXcXktk EawryO frmogartw rrgwcrBJkaT asqwtopp00MMU7 kU 0kS jMe 他7一:Q.一C国1 1OQ加$34X2 S 三;一贴j - td瓜.必, K2*rj(wrOJU?0.5WJS6
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Canddence Sigrity中用Power SI进行DDR3走线阻抗与耦合检查分析 Sigrity 中用 Power SI 进行 DDR3 阻抗 耦合 检查 分析