使FPGA进军ASIC级设计领域的方法步骤.docx

《使FPGA进军ASIC级设计领域的方法步骤.docx》由会员分享，可在线阅读，更多相关《使FPGA进军ASIC级设计领域的方法步骤.docx（3页珍藏版）》请在第一文库网上搜索。

1、使FPGA进军ASIC级设计领域的方法步骤不久前发生在AS1C上的问题现又在FPGA上重演。到底是什么问题？那就是布线延迟对于设计性能的主导作用。多年以来，登纳德缩放比例定律(Dennardsca1ing)增加了晶体管速度,同时摩尔定律的扩展增加了每平方毫米的晶体管密度。糟糕的是对于互联来说其效果正好相反。电线因摩尔定律扩展而变得更细更扁，但速度却变得更慢。最终，晶体管延迟降低到无足轻重的程度，而布线延迟却成为主导。随着FPGA密度的增加以及赛灵思UItraSCa1eTMA11PrOg型b1e器件进军AS1C级设计领域，相同的问题又出现了。U1traSca1e器件经过重新设计后能够克服这种问题

2、，但解决方案却并不方便简单。以下来介绍一下解决方案的各个步骤。步骤1压缩模块，以使信号无需传送太远。听起来很明确是不是？必要性是新发明的原动力，是时候在UItraSCa1C密度方面采取行动了。UItraSCaIe架构中的C1B已经过重新设计，这样ViV理o设计套件就能更高效地将逻辑排列到C1B中。逻辑模块设计使排列变得更加紧密，因此C1B间的布线资源需求量就会变得更少。布线路径也变得更短。U1traSca1e架构中C1B的变化包括：为C1B中的每个触发器增加专用输入与输出(这样触发器就能单独使用从而实现更高利用率)；添加更多触发器或包使能；为C1B的移位素谴和分布式RAM组件添加独立时钟。从概

3、念上讲，改进后的C1B使用和排列情况如图1中的框图所示。Suboptima1C1BPackingdcMw_.t二二c1nicImIj坪IIg150dsoxwoOptima1C1BPacking图I-U1ms1架构中的C1B利用率杳所援商.由缶陵需求附在8怅.该实例显示，之前采用16个C1B的电路模块现在用9个改进后的U1traSca1eC1B即可实现。图中蓝色小方块和三角形的分布情况表明C1B的利用率已提高，红线的减少说明对布线数量的需求也在降低。步骤2：添加更多布线资源。这种情况下的收效会快速递减，除非采取措施解决该问题。对于U1traSCaIe架构来说，解决方案涉及添加更多的本地布线资源，

4、从而使可布线性能够随C1B密度的增加更快速地提高。图2显示了该结果。图2-薇色曲线我示闪晶体管密度的增加,C1B里指数型增长。匕色直线&示在使用前代布线资源时，C1B间的互联呈现较慢的线性增长.可以注意到红色直线正迅速偏离黄色曲线”色m1V今话浮己中使用的增强型本地C1B间互联方案可实现更5廊但是，仅仅增加硬件布线资源是不够的。您还必须加强设计工具的布局布线算法,以便其能够利用这些新资源。赛灵思ViVad。设计套件已相应地进行了升级。步骤3：处理不断增加的时钟歪斜。您可能不知道，过去的FPGA时钟分配过于简单了。早期几代的FPGA依靠一个由&几何中心成扇形散开的中央时钟分配中枢为所有片上逻辑提

5、供时钟。这种全局时钟方案在诸如Vir拄XU1traSCa1e和KinteXU1traSca1eA11Programmab1e器件系列的ASIC级FPGA中行不通。不断提高的C1B密度和持续增加的时钟速率不允许这样做。因此，U1traSCaIe器件采用了一种经过彻底改进的时钟方案，如图3所示。ra3-全新的时钟方案可将多个忖钟分配节众多片上时钟域的几何中心。UItraSCa1e架构的时钟分配网络包含一个区域化的分段时钟基础架构(segmentedc1ockinginfrastructure),该结构可将多个时钟分配节点放在众多片上时钟域的几何中心。再由独立的时钟分配节点驱动从适当大小的基础架构分

6、段(infrastructuresegment)中构建的独立时钟树。这种方案至少有三个主要优势：1 .时钟歪斜快速减小；2 .可用的时钟资源显著增多；3 .时序收敛立刻变得更加简单。然而，这样不足以改善时钟基础架构，除非设计工具也能支持新的时钟方案。为此，ViVadO设计套件相应地进行了升级，因为该套件针对的是步骤2中讨论的改良型C1B间布线。赛灵思必须针对以上三大步骤的每个步骤进行硬件架构和设计工具方面的重大更改。这就是赛灵思所指的可对U1traSca1e架构和ViVaCIo设计套件进行协同优化。这需要做出很大的努力，并且也绝对是实现AS1C级A1IProgrammab1e器件组合必须要做的工作。