了解FPGA比特流结构.docx
《了解FPGA比特流结构.docx》由会员分享,可在线阅读,更多相关《了解FPGA比特流结构.docx(4页珍藏版)》请在第一文库网上搜索。
1、了解FPGA比特流结构比特流是一个常用词汇,用于描述包含咏完整内部配置状态的文件,包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于S幽的,包括Xi1inxSpartan和VirteX系列。在FPGA上电或随后的FPGA重新配置期间,比特流从外部诸如闪存这样的非易失性存储器中读取,通过FPGA配置控制器的处理,加载到内部的配置SRAM中。在有些情况下,设计者需要很好地了解FPGA比特流的内部结构。例如,使用FPGA物理实现工具的参数不能访问自定义的低级比特流、实现复杂的配置回溯方案、通过内部配置皿(KAP)产生用于FPGA重新配置的短命令序列、读配置状态等。比特流格式Xi1inxFPGA
2、的比特流结构如图1所示。多个命令多个存储器蚓图1XihnxFPGA比特流结构比特流包括以下组成部分:填充、同步字、用于访问配置寄存器的命令、存储器帧和解同步字。填充填充的数据是全O或全1序列,被FPGA配置控制器忽略。填充数据用于非易失性存储器中分离比特流。一般使用全1填充较为方便,因为执行擦除后闪存的状态也是全1。同步字同步字是一个特殊值(OXAA995566),通知FPGA配置控制器处理后续的比特流数据。解同步字解同步字通知FPGA配置控制器比特流的末端位置。解同步字之后,所有的比特流数据被忽略,直到遇到下一个同步字。命令命令用于读和写FPGA配置控制器寄存器。每个比特流中出现的一些命令,
3、有的是ID-CODE,用于标识比特流属于哪个FPGA器件。帧地址寄存器(FAR)、帧数据寄存器(FDRI)和无操作(N(X)P)将被忽略。存储器帧存储器帧是配置Xi1inXFPGA的比特流基本单元。帧的大小与具体的PPGA系列有关,系列不同,帧的大小也不同。Virtex-6器件的帧有2592位。每个Virtex-6器件具有的帧数不同,从最小7491(对于1X7ST)到最大5ss548(对于1X550T)。帧用于多个逻辑片、10、BRAM及其他FPGA的配置。每帧都有一个地址,对应于FPGA配置空间的位置。比特流使用FAR和FDRI命令序列来配置帧。Virtex-6FPGA配置用户指南包含足够的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 了解 FPGA 比特流 结构
