计算隔离式精密高速DAQ的采样时钟抖动的简单步骤.docx

《计算隔离式精密高速DAQ的采样时钟抖动的简单步骤.docx》由会员分享，可在线阅读，更多相关《计算隔离式精密高速DAQ的采样时钟抖动的简单步骤.docx（20页珍藏版）》请在第一文库网上搜索。

1、计算隔离式精密高速DAQ的采样时钟抖动的简单步骤11obenPacu1anan,AD1应用开发工程师JohnNeekoGar1itos,AD1产品应用工程师简介出于鲁棒性、安全性、高共度电压考量，或为了消除可在测量中带来误差的接地环路，许多数据采集（DAQ）应用都需要隔离DAQ信号链路径。AD1的精密高速技术使系统设计人员能够在相同的设计中实现高交流和直流精度，无需牺牲直流精度来换取更高的采样速率。然而，为实现高交流性能，如信噪比（SNR）,系统设计人员必须考虑采样时钟信号或控制维中采样保持（S&H）开关的转换启动信号上的抖动所带来的误差。随着目标信号和采样速率的增加，控制采样保持开关的信号抖

2、动会成为主要误差源。当DAQ信号链被隔离之后，控制采样保持开关的信号一般来自进行多通道同步采样的背板。系统设计人员选择低抖动数空隔邕番至关重要，以使进入ADC的采样保持开关的控制信号具有低抖动。精密高速ADC应首选使用1VDS接旦格式，以满足高数据速率要求。它还会对DAQ电遮层和接地层带来极小的干扰。本文将说明如何解读AD1公司的1vDS数字隔离器的抖动规格参数，以及与精密高速产品（例如ADAQ23875DAQMModu1e解决方案）接口时，哪些规格参数比较重要。本文的这些指导说明也适用于其他带有1VDS接口的精密高速ADC0在介绍与ADN4654千兆1VDS隔离器配合使用的ADAQ23875

3、时，还将说明计算对SNR预期影响采用的方法。抖动如何影响采样过程通常，时钟源在时域中存在抖动。在设计DAQ系统时，了解时钟源中包含多少抖动是非常重要的。图1展示了非理想型振荡暹的典型输出频谱，在1HZ带宽时噪声功率与频率成函数关系。相位噪声的定义为指定频率偏移fm下1HZ带宽内的噪声与基波频率f0下振荡器信号幅度的比率。Idea1SineWaveInputAna1ogInputf0DSSamp1ingC1ockwithPhaseNoise图2.带相位噪声采样时钟对理想正弦波采样的影响。隔离式精密高速DAQ应用多相功率分析仪就是一个隔离式精密高速DAQ应用示例。图3显示典型的系统架构，其中通道与

4、通道之间隔离，通过共用背板用于与系统计算或控制器模块通信。在本示例中，我们选择ADAQ23875精密高速DAQ解决方案，因为其尺寸小，所以能够在狭小空间内轻松安装多个隔离DAQ通道，从而可以减轻现场测试应用中移动仪器的重量。使用1VDS千兆隔离器（ADN4654）将DAQ通道与主机箱背板隔离。通过隔离每个DAQ通道，可以在不损坏输入电路的情况下，将每个通道直接连接至具有不同共模电压的传感番。每个隔离DAQ通道的接地跟踪具有一定电压偏移的共模电压。如果DAQ信号链能够跟踪与传感器相关的共模电压，就无需使用输入信号调理电路来支持较大的输入共模电压，并消除对下游电路来说较高的共模电压。这种隔离还可带

5、来安全性，并消除可能会影响测量精度的接地环路。在功率分析仪应用中，在所有DAQ通道中实现采样事件同步至关重要，因为与采样电压相关的时域信息不匹配会影响后续计算和分析。为了在通道间同步采样事件，ADC采样时钟通过1VDS隔离器从背板发出。在图3所示的隔离式DAQ架构中，以下这些抖动误差源会增加控制ADC中采样保持开关的采样时钟上的总抖动。1. 参考时钟抖动采样时钟抖动的第一来源是参考时钟。该参考时钟通过背板传输至每个隔离式精密高速DAQ模块和其他插入背板的测量模块。该时钟用作FPGA的时序参考；所以，FPGA中的所有事件、数字模块、P11等的时序精度都取决于参考时钟的精度。在没有背板的某些应用中

6、，使用板载时针振荡f1作为参考时钟源。2. FPGA抖动采样时钟抖动的第二来源是FPGA带来的抖动。注意，FPGA中包含一条触发-执行路径，并且FPGA中P11和其他数据模块的抖动规格都会影响系统的整体抖动性能。3. 1VDS隔离器抖动采样时钟抖动的第三来源是1VDS隔离器。1VDS隔离器产生附加相位抖动，会影响系统的整体抖动性能。4. ADC的孔径抖动Thefourthsourceofsamp1ingc1ockjitteristheADC,saperturejitter.ThisisinherenttotheADCanddefinedonthedatasheet.采样时钟抖动的第四来源是AD

7、C的孔径抖动。这是ADC本身固有的特性，请参阅数据手册查看具体定义。SjrstMnControIerChanne13Ch4nn12WOO弊V)*VI0(2SV)OADP71RCFINVCMOREFBUFVBe1t,15MSPSADCAOA0237SCNV-ADN6xGMOiV外ADNMIxmDCO-VS(-2V)Q-ADP7W3-1X1VS/POB.AMP/MOOC35V)Q-ITW23-Figure3.Channe1-to-channe1,iso1atedDQarchitecture.图3.通道与通道之间的隔离DAQ架构Therearereferencec1ockandFPGAjitters

8、pecificationsthataregivenintermsofphasenoise.Toca1cu1atethejittercontributiontothesamp1ingc1ock,thephasenoisespecificationinthefrequencydomainneedstobeconvertedtoajitterspecificationinthetimedomain.有些参考时钟和FPGA抖动规格基于相位噪声给出。要计算对米样时钟的抖动贡献，需要将频域中的相位噪声规格转化为时域中的抖动规格。根据相位噪声计算抖动相位噪声曲线有些类似于放大器的输入电压噪声频谱密度。与放大

9、器电压噪声一样，最好在振荡器中使用1/f低转折频率。振荡器通常用相位噪声来描述性能，但为了将相位噪声与ADC的性能关联起来，必须将相位噪声转换为抖动。为将图4中的图与现代ADC应用关联起来，选择IOoMHZ的振荡器频率（采样频率）以便于讨论，典型曲线如图4所示。请注意，相位噪声曲线由多条线段拟合而成，各线段的端点由数据点定义。NHO8P)SONseqdIOkHzIOOkHz1MHz10MHz1FrequencyOffset图4.根据相位噪声计算抖动。计算等量rms抖动时，第一步是获取目标频率范围中的积分相位噪声功率，即曲线区域A。该曲线被分为多个独立区域（A1、A2、A3和A4）,每个区域由两

10、个数据点定义。假设振荡器与ADC输入端之间无滤波，则积分频率范围的上限应为采样频率的2倍，这近似于ADC采样时钟输入的带宽。积分频率范围下限的选择也需要一定的斟酌。理论上，它应尽可能低，以便获得真实的rms抖动。但实际上，制造商一般不会给出偏移频率小于10HZ时的振荡器特性，不过这在计算中已经能够得出足够精度的结果。多数情况下，如果提供了100HZ时的特性，则选择100HZ作为积分频率下限是合理的。否则，可以使用1kHz或10kHz数据点。还应考虑，近载波相位噪声会影响系统的频谱分辨率，而宽带噪声则会影响整体系统信噪比。最明智的方法或许是对各区域分别积分，并检查各区域的抖动贡献幅度。如果使用晶

11、体振荡器，则低频贡献与宽带贡献相比，可能可以忽略不计。其它类型的振荡器在低频区域可能具有相当大的抖动贡献，必须确定其对整体系统频率分辨率的重要性。各区域的积分产生个别功率比，然后将各功率比相加，并转换回dBc。已知积分相位噪声功率后，便可通过下式计算rms相位抖动（单位为弧度）：RMSPhaseJitterRadians）=yj2IC2XIoi2f0以上结果除以2f,便可将用弧度表示的抖动0转换为用秒表示的抖动：RMSPhaseJitter(Seconds)=更多详细信息，请参阅“MT-008教程:将振荡器相位噪声转化为时间抖动”。量化参考时钟抖动高性能DAQ系统中使用的参考时钟源一般为晶体振

12、荡器，与其他时钟源相比，它可以提供更出色的抖动性能。我们一般使用表1所示的示例在数据手册中定义晶体振荡器的抖动规格。在量化参考时钟的抖动贡献时，相位抖动是最重要的规格指标。相位抖动通常定义为边沿位置相对于平均边沿位置的偏差。表1.数据手册中给出的晶体振荡器抖动规格示例参数I测试条件I最小值I典型值I最大修1VDS1VPEC1一jper周期抖动，rms1VCMOSf0=125MHzXXXXXX一XXX1VDSXXX1VPEC1XXXRJ随机抖动,rms1VCMOSff0=125MHzXXX1VDS1VPEC1DJ确定性抖动1VCMOSf0=125-MHzXXX一XXXXXX1VDSXXX1VPE

13、C1XXXTJ总抖动1VCMOSf0=125MHzXXX1VDS1VPEC1fJTER相位抖动(12kHz至1VCMoSf0=12520MHz)MHzXXXXXX一XXX另一方面，有一些晶体振荡器指定相位噪声性能，而不是指定抖动。如果振荡器数据手册定义了相位噪声性能，可以将噪声值转化为抖动，如“根据相位噪声计算抖动”部分所述。量化来自FPGA的抖动FPGA中参考时钟的主要作用是提供触发信号，以启动FPGA中设定的不同并行事件。换句话说，参考时钟协调FPGA中的所有事件。为了提供更好的时间分辨率，参考时钟通常被传递到FPGA中的P11,以增大其频率，因此，可能出现短时间隔事件。此外，需注意FPG

14、A中包含一条触发-执行路径，其中，参考时钟被传递至时钟缓冲器、计数器、逻辑门等。处理抖动敏感型重复事件（例如，通过隔离将1VDS转化-开始信号提供给ADC）时，需要量化来自FPGA的抖动贡献，以合理预估整体系统抖动对高速数据采集性能的影响。FPGA的抖动性能通常在FPGA数据手册中给出。也会在大部分FPGA软件工具的静态时序分析（STA）中给出，如图5所示。时序分析工具可以计算数据路径源和目的地的时钟不确定性，并将它们组合以获得总时钟不确定性。为了自动在STA中计算参考时钟抖动量，必须在FPGA项目中将其添加为输入抖动约束。图7.ADN4651的眼图直方图。相比之下，确定性抖动（DJ）的来源是

15、有界限的，例如脉冲偏斜所导致的抖动、数据相关抖动（DDJ）和符码间干扰（ISI）。脉冲偏斜源于高至低与低至高传输延迟之间的差异。这可以通过偏移交越实现可视化，即在OV时，两个边沿分开（很容易通过图7中直方图内的分隔看出来）。DDJ源于不同工作频率时的传输延迟差异，而IS1源于前一跃迁频率对当前跃迁的影响（例如，边沿时序在一连串的IS或OS与1010模式码之后通常会有所不同）。Tota1Jitter(TJ)图8.总抖动贡献来源。图8显示如何充分估算特定误码率下的总抖动（TJER）0可以根据模型与测量所得的TIE分配之间的拟合状态来计算随机抖动和确定性抖动。此类模型中的一种是双狄拉克模型，它假设高斯随机分布与双狄拉克函数卷积（两个狄拉克函数之间的分隔距离对应于确定性抖动）。对于具有明显确定