基于距离徙动校正的弹速补偿FPGA实现方法.docx

《基于距离徙动校正的弹速补偿FPGA实现方法.docx》由会员分享，可在线阅读，更多相关《基于距离徙动校正的弹速补偿FPGA实现方法.docx（11页珍藏版）》请在第一文库网上搜索。

1、基于距离徙动校正的弹速补偿FPGA实现方法针对高速运动平台弹速补偿的实时性要求，在基于距离徙动校正(RangeCe11MigrationCompensation,RCMC)的思想上提出了一种弹速补偿的FPGA实现方法。花距离徙动校正的思想用于弹速补偿，提高了相参积累后的信噪一比，并在FPGA中完成硬件实现,仿真实验表明使用FPGA实现弹速补偿方法具有实时性高、处理速度快、精度高等有优点。高速飞行器具有重要的战略意义和极高的应用价值，其具有全球攻击、机动作战等特点，特别是在远程打击、快速突防、电子压制、对地侦察和预警等方面极具发展潜力1。目标检测性能优劣是实现高速运动飞行器对目标精确打击的关键。

2、对于高速运动飞行器而言，雷达导引头接收到的各脉冲回波间，由于平台速度引入了不可忽略的距离走动，严重降低相干积累后的检测前信噪比，从而直接影响整个雷达导引头的探测性能，因此必须对弹速产生的距离徙动进行补偿。近年来，现场可编程逻辑门阵列(Fie1dProgrammab1eGateArray,FPGA)技术飞速发底厂集成度越来越高，功耗、血衣断降低，特别是在并行处理、流水线设计、可重构等方面具有独一无二的优势，使其逐渐在雷达信号处理领域中占据重要地位。本文使用FPGA对距离徙动校正的进行了硬件实现，具有实时性高，处理速度快，精度高等特点2-3。1RCMC算法弹载雷达弹速补偿方法采用了RCMC的思想，

3、本节将从信号模型的角度对RCMC原理简要地阐述40假设一弹载雷达发射一串载频为f,带宽为B,脉冲持续时间为TP的线性调频信号，发射的脉冲串信号可表示为：.if；j2寓W2C121(t.z)=rectIIp,/=t-Tt,z=0,1,/V-1(1)其中.V为脉冲数，7；为脉冲重复周期，为快时间，A为线性调频率。假设初始弹口距离为凡)，弹口径向速度为小那第/次回波经过卜变频和低通滤波后的基频信号变为：Sni,i)=rertI/P1rki-tj2-f2rkfn1j2IpeR,t=t-iTr,i=0,1，一1其中丁尸To-2方表示第i次回波的时延门产皿表示CC目标的起始时延Ji=2位表示多普勒频率。C

4、据驻相点法，对式(2)在快时间域做傅里叶变换得：1JfTdTi1e“-。班”T2*(宁(=_rectieeeeh(/)=rect-j2ki2(3)对基频信号做匹配滤波，匹配滤波器可表示为：(4)同样根据驻相点法，匹配滤波器的频率响应为:=夕产产基频信号匹配滤波输出的频域形式可表示为：-1J-d21TI/-讣o(,O=rectIee。()对式(6)做IFT得到匹配滤波输出的时域信号为：%(i,/)=snc(B-yd1)(z-1+t)eeee(7)从式可看出，第i个匹配滤波数输出时域信号的包络峰值点位置在：tg1=Tdk=To-3-ITTd1k(8)显而易见，弹目的相对运动导致脉压输出时域信号的峰

5、值位置随时间变化，这一现象称为距离徙动,第，(i=2,3,/V)个脉压输出时域信号峰值位置相对于第一个脉冲的偏移量为：Xf.=2rhcz产)友匕Tq)Ori-(、1t-Z2Z.7-,fJiW距离徙动校正(RCMC)是通过补偿各次脉冲的时间延迟Ati,使得第i(i=2,3,，N)个脉压输出时域信号峰值位置按第一个脉冲对齐。第i次脉冲的RCMC补偿因子的频域形式可表示为：Hi(f)=ec,i=O,1,，N-1(10)其中/二华=0,1,，人,1表示频点数口对式(6)做距离徙动补偿后的时域信号为：(f,i)=IDFT(So(i)*4(/)(Ii)综上，只需对距离压缩后的回波信号在频域乘以一个距离徙动

6、校正因子Hi(f),就可以去掉距离走动效应。所以弹速补偿的实现方法的核心问题就是让硬件来运算式(IDO2算法的FPGA实现由于FPGA在并行处理、流水线设计、可重构等方面的优势，使其相对于DSP等处理器更适合来运算式(11)O具体的实现方法按流程上可分为三步来做，第一步是将时域信号变为频域信号；第二步在频域下乘以Hi(f)；第三步将运算结果逆变为时域信号。显然，第一步和第三步使用FFT和IFFT即可实现，并且FFT和IFFT算法的FPGA实现已很成熟，所以实现方法的核心问题就是实现第二步。在做RCMC之前首先要在FPGA内做数字下变频和脉冲压缩，由于距离徙动校正和脉压有紧密的互联结构，在硬件设

7、计中，特别是同步设计上，往往要将这两者综合考虑，所以本设计中将脉压和距离徙动校正封装在一个模块内。接下来按照功能来介绍，先对脉冲压缩进行简要介绍，再对距离徙动校正作详细介绍。图1为距离徙动校正模块的系统框图。RCMC模块的顶层的输入输出很简洁，输入输出端口与式(11)式(16)中的参数的映射关系如表1所JODVID1NRED1NIMI=R()M_MATCH_RE16384存储深度复数乘法器ROUATeHjM163欣存储深度计数踹DV2复数乘法器DOn1VA11DoUT_REDouT更图1RCMC模块框图I_DINrA11D表1BCMC模块端口映射关系表端口名称方向参数DATAINRE输入与（；

8、）的实部Datainjm输入So（1i）的虚部DATAD1VA1m输入SPEED输入PRT输入TrPuisejndex输入1DATAOIJT.VA1ID输出无DATAoUT_RE输出s0d,i）的实部Dataoijtjm输出2. 1脉冲压缩的FPGA实现脉冲压缩在时域下是回波信号与匹配速端的冲击响应的卷积，而在频域下为乘积运算，便于硬件实现。所以本设计中采用频域下相乘的方法来实现时序脉冲压缩。将输入的两路正交回波信号DIN_RE和DINM进行FFT运算，XI1INX提供了免费的FFTIP核，所以这里直接任FPGA工谨中调用一个FFTIPo将更IN与FFT的start引脚连接，将输入数据DIN_

9、REDIN_IM与FFT的xn_re,xn.im连接。然后将经过FFT运算后的两路凝域数据匕量化后的匹配滤波系数复黍。匹配滤波系数由幽I1退生成导入FPGA的幽1内。如图1所示，ROM的使能引脚与FFT的输出有效引脚dv连接，ROM使能之后地址累加1开始输出系数，与FFT输出的数据作同步处理之后输入给复数乘法器，若不作距离徙动校正将复数乘法器的结果进行逆FFT运算之后便完成了脉冲压缩。3. 2距离徙动校正的FPGA实现由式(10),可令：M(Z)I(12)其中：_4(i-1)18r)cnfft。J其中，i为脉冲序列数，初始值为1;Tr为慢时间域下的脉冲重复周期(单位：s)；V为导弹速度(单位：

10、ms)；C为光速(单位：ms)；f为单一频点的频率(单位：Hz)；B为脉冲宽度(单位：Hz),这里取40MHz；nfft为FFT的字长，这里取16384；n为量化后的序列数，初始值为0。对于FPGA来说，它无法直接计算ej3,而根据欧拉公式可得：P渺:=COs+jJrw(14)所以为便于FPGA实现可以通过正余弦函数来计算ej0正余弦函数本文采用查表法的方式来实现，首先由MAT1AB生成两组数据，数据值为round(Gcos(k)和round(Gsin(k),G=8192,k的取值范围为1:1：1024oG与k的取值与精度要求有关。将生成的这两组数据分别存在两个coe文件中。在FPGA工程中调

11、用两个ROM,将存储深度定为1024,位宽定为15,将MAT1AB生成的两个coe文件导入ROMo如图1所示，再将ROM的使能与FFTIP核的dv引脚连接，通过计算ROM的地址即可计算得出的ej3的数值。具体计算方法如下。首先将式(13)的右边乘以1粤，令：2Jddr=4gJ1)TjBn.1024/J匕，；T彳5)cnftt2式中，Mdr为ROM的地址，ROM的存储深度为1024,所以Sin与COS函数每1024个数据为一个周期，所以要计算得出cos3与sins,只要通过乘法器计算出addr,再将addr对1024取余，即截取addr的低10位，然后接入两个ROM的地址总线引脚，接着把两个RO

12、M输出的数据除以8192,即截掉低15位，得到cos3与sins的计算结果。对式(15)的参数进行整理，将B、c、nfft等常数合并为系数coe,并取整得：adc1r=coe(r-1)Trvn(16)如图1所示，将两个正余弦ROM的输出与脉压之后频域下的数据作复乘(数据同步之后输入复数乘法器)即可完成ejs的运算，最后再对复乘结果进行逆FFT运算(IFFTIP核的设置与上文的FFTIP核的设置相同)，即可得到脉压和距离徙动校正之后的数据。3仿真结果本节将通过测试和仿真等手段来验证本方法的正确性和硬件系统的性能。3.1 测试数据为验证本方法的正确性和可行性，将一组(10个脉冲)下变频之后的回波数

13、据输入FPGA进行运算，在复数乘法器1的输出口和整个系统的输出口设了两个测试点,将这两个测试点的数据保存至txt文件，导入MAT1AB,与直接用MAT1AB作距离徙动校正后的数据进行对比。输入的初始I可波数据如图2所示。第一个测试点数据作折线图，如图3所示。MAT1AB的仿真结果如图4所示。FPGA脉压后数据（频域）12000、10000、8000-O000*400。、2000、数据序列号（快时间域）脉冲序列号（慢时间域）图3测试点I实际测试ANJtUshiiiaX4脉压后数据（频域）1200010000、8000、6000、4000、0脉冲序列月（慢时间域）测试点1理论值C），数据序列号（快

14、时间域）图4第二个测试点数据作折线图,zjxO如图5所示。MAT1AB的仿真结果如图6所FPGA距离徙动校正后数据距离徙动校正后数据IoOo、若龄脉冲序夕号（像时日”）图6测试点2理论值/，-由上面两图可以看出FPGA运行结果与MAT1AB仿真结果非常一致，将测试点2的两个数据做差可以看出误差，如图7所示，可以估算出最大误差为1.5/1100=0.14%o数据差图7差值4. 2仿真波形图8是MoDE1SIM仿真波形,以一个脉冲数据为例，可以看出，从第一个回波数据输入到系统处理结束后最后一个数据输出，整个系统的处理时间为493.355s,扣除数据传输时间163845ns=81.92s,系统处理时间为411.435S0图8MODEIjSIM仿真波形在FFT处理出第一个数据的瞬间，使能信号就会传递给ROMMATCH和乘法器模块，这些模块便开始进行运算，并且FFT每输出一个数据，这些模块便计算一次，当16384个数据全部FFT运算结束，其他模块也几乎同时运算结束，数据从FFT输出到复数乘法器输出结果延时时间小于20个时钟周期,本系统的主时钟频率为200MHz,所以延时时间小