EDA技术与VHDL设计(第3版)王金明 试卷 共3套.docx
《EDA技术与VHDL设计(第3版)王金明 试卷 共3套.docx》由会员分享,可在线阅读,更多相关《EDA技术与VHDL设计(第3版)王金明 试卷 共3套.docx(10页珍藏版)》请在第一文库网上搜索。
1、XXXXXXXXXX学院试卷A考试科目:EDA技术与VHD1设计考试时间:题号12345678910总分得分阅卷人填空题(每空1分,共20分)1. CP1D的英文全称是;FPGA的英文全称是。2. 一般可编程逻辑器件的设计包括五个步骤,它们分别是,,和编程下载。3. 仿真可以分为和两个层次,和器件时延特性相关的属于O4. SOC的英文全称是;FPGA的中文全称是o5. HD1的英文全称是,常用的HD1语言有和O6. .小规模可编程逻辑器件包括PROM、P1A、和四种器件。7. EDA的英文全称是,请写出两种主要的EDA设计输入方式分别是和。8. AS1C直译为,它是面向专门用途的电路,以此区别
2、于通用电路。二、简答题(共40分)2 .什么是“top-down”的设计方式,它有什么优点。(8分)3 .现代EDA技术的特点有哪些?(8分)4 .功能仿真与时序仿真有什么区别?(8分)5 .简述可编程逻辑器件的分类情况。(8分)三、编程题(共40分)1.下图是一个基本门电路,用VHD1语言对其进行描述。(10分)2.用VHD1语言实现一个带异步复位端的D触发器。(10分)4.用VHD1语言设计个4位二进制加法计数器(10分)。XXXXXXXX学院试卷B考试科目:EDA技术与VHD1设计考试时间:题号12345678910总分得分阅卷人填空题(每题1分,共10分)1 .CP1D的英文全称是;F
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA技术与VHDL设计第3版王金明 试卷 共3套 EDA 技术 VHDL 设计 王金明