机电技工题库：2 数字电子技术试题.docx

《机电技工题库：2 数字电子技术试题.docx》由会员分享，可在线阅读，更多相关《机电技工题库：2 数字电子技术试题.docx（5页珍藏版）》请在第一文库网上搜索。

1、类别：维修电气出题车间：CP2BS出题人邮箱：dm19831027一、填空题:逻辑图式）、（、逻）和（单稳态触发1 .逻辑函数有四种表示方法，它们分别是（真值表、）、（辑表达）和（卡诺图）o2 .将2004个a异或起来得到的结果是（0）03 .由555定时器构成的三种电路中，（施密特触发器器）是脉冲的整形电路。4 .TT1器件输入脚悬空相当于输入（高）电平。5 .基本逻辑运算有：（与）、（或）和（非）运算。6 .采用四位比较器对两个四位数比较时，先比较（最高）位。7 .触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型;8 .如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9

2、 .目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TT1）电路和（CMOS）电路。10 .施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。11 .数字系统按组成方式可分为（功能扩展电路）、（功能综合电路）两种；12 .两二进制数相加时，不考虑低位的进位信号是（半）加器。13 .不仅考虑两个（本位）相加，而且还考虑来自（低位进位）相加的运算电路，称为全加器。14 .时序逻辑电路的输出不仅和（该时刻输入变量的取值）有关，而且还与（该时刻电路所处的状态）有关。15 .计数器按CP脉冲的输入方式可分为（同步计数器）和（异步计数器）。16 .触发器根据逻辑功能的不同，可分

3、为（RS触发器）、（T触发器）、（JK触发器）、（D触发器）等。17 .根据不同需要，在集成计数器芯片的基础上，通过采用（反馈归零法）、（预置数法）、（进位输出置最小数法）等方法可以实现任意进制的技术器。18 .4.一个JK触发器有（两）个稳态，它可存储（一）位二进制数。19 .若将一个正弦波电压信号转换成同一频率的矩形波，应采用（多谐振荡器）电路。20 .把JK触发器改成T触发器的方法是（J=K=T）。21 .N个触发器组成的计数器最多可以组成（2）进制的计数器。22 .基本RS触发器的约束条件是（RS=O）O23.对于JK触发器，若J=K,则可完成（T）触发器的逻辑功能；若J=R,则可完成

4、（D）触发器的逻辑功能。24最基本的逻辑门电路有（与,或,非）.25“与”门的逻辑功能可简记为:输入（全1出1）;输入（有0出0）.26“或”门的逻辑功能可简记为:输入（全0出0）,输入（有1出1）.127“非”门的逻辑功能可简记为:输入（入1出0）,输入（入0出1）28“与非”门的逻辑功能可简记为:输入（全1出0）;输入（有0出1）.29或非”门的逻辑功能可简记为:输入（全0出1）;输入（有1出0）30在数字电路中，用来完成先“与“后“非”的复合逻辑门电路叫（与非）门电路,其逻辑表达式是（P=A3C）二判断题1、MP3音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模2

5、、%值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）5、（电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（）6、时序电路无记忆功能，组合逻辑电路有记忆功能。（）7、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（）8、基本的RS触发器是由二个与非门组成。（）9、A/D转换器是将数字量转换为模拟量。（X）10、逻辑电路如下图所示，只有当A=0,B=O时Y=O才成立。（J）1112 .若两

6、个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）13 .三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）14 .D触发器的特性方程为QnT=D,与Qn无关，所以它没有记忆功能。（X）15 .编码与译码是互逆的过程。（）16 .同步时序电路具有统一的时钟CP控制。（）16、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（X）17、D触发器的特性方程为Qe=D,与Qn无关，所以它没有记忆功能。（X）18、用数据选择器可实现时序逻辑电路。（X）19、16位输入的二进制编码器，其输出端有4位。（J）20、时序电路不含有记忆功能的器件。（X）三、选择题1如果采用偶校验

7、方式，下列接收端收到的校验码中，（A）是不正确的A、00100B、10100C、I1O11D、I111O2、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和3、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器6、编码器（A）优先编码功能，因而（

8、C）多个输入端同时为1。A、有B、无C、允许D、不允许7、（D）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并一串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是（C）A.全部输入是OB.任一输入是OC.仅一输入是0D.全部输入是113 .存储8位二进制信息要2个触发器。A.2B.3C.4D.814 .欲使JK触发器按QE=Gn工作，可使JK触发器的输入端oA.J=K=IB.J=O,K=IC.J=O,K=OD.J=1,K=O15 .多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角波D.锯齿波16 .在下列逻辑电路中，不是组合逻辑电路的是A.译码器B.编码器C.全加器D.寄存器17 .八路数据分配器，其地址输入端有B个。A.2B.3C.4D.818. 8位移位寄存器，串行输入时经3个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.819. 一个无符号8位数字量输入的DAC,其分辨率为位。A.1B.3C.4D.8