四位ALU算术逻辑单元设计实验.docx

《四位ALU算术逻辑单元设计实验.docx》由会员分享，可在线阅读，更多相关《四位ALU算术逻辑单元设计实验.docx（6页珍藏版）》请在第一文库网上搜索。

1、中山大孽实验报告实验人：夏竺学号：09*日期：2010-10-08院（系）：专业（班级）：0?实验题目：四位A1U算术逻辑单元设计实验一.实验目的1 .了解A1U（算术逻辑单元）的功能和使用方法;2 .认识和掌握超前（并行）进位的设计方法；3 .认识和掌握A1U的逻辑电路组成；4 .认识和掌握A1U的设计方法。二.实验原理从结构原理图上可推知，本实验中的A1U运算逻辑单元由4个一位的A1U运算逻辑单元所组成。每一位的A1U电路由全加器和函数发生器所组成，如下图（1）所示。事实上，A1U的C4X全刀口器CoTy-二函数发生器设计是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑

2、运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3-F1的制约，因此，可由An、Bn数据和功能变量F3-F1组合成新的函数Xn、Yn,然后，再将Xn、Yn和下一位进位CnT通过全加器进行全加运算以实现所需的运算功能。A1U中Co为最低位的进位输入端，C4为最高位的进位输入端，Sn为运算结果。一位算/逻辑运算单元的逻辑表达式（n=1、2、3、4）如下：SnzSn=XnYnCn-1Cn=XnYn+(Xn+Yn)Cn-1令PI1=XII+Yn,Gn=XnYn贝!1Cn=Gn+PC1寸AB实验要求进位位采用超前(先行、并行)进位实现。超前进位电路同时形成

3、各位进位，因此实现快速进位，达到快速加法的目的。这种加法器称为超前进位加法器。各超前(先行)进位位的形成根据表达式Cn=XnYn+(Xn+Yn)CnT来确定，其中吁1、2、3、4o后产生的进位与前进位有关，最终每个进位也只和Xn、Yn、CO有关，而Xn、Yn,又是An、Bn的函数，如:C1=G1+P1CO=X1Y1+(X1+Y1)COC2=G2+P2C1=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(XHY1)CO一些控制信号如F3-F1为功能控制信号，控制着4位A1U运算逻辑单元的八种功能操作：A4-A1和B4-B1为A1U的两组数据输入端;S4-S1为了4位A1U的4个输出端,S表示为

4、S=Ss43S2S1；C4为4位A1U的最高位进位输出端，依次还有C3、C2、C1o(考虑级联关系时，如有必要可增加级联控制端G)。三.实验内容依照A1U的原理与逻辑结构原理图,用超前进位的方法设计能实现下面八种功能操作的4位A1U,并对电路进行封装。要求：输入信号：4-kB4-BKF3-F1低位进位C0、(级联控制端G)；输出信号：S4-Sk进位C4。4位A1U的八种功能如下:F3F2F1S功能描述000B求反001B,+1求补010B传送B011B+1加1传送100+B加反101A+B,+1减110A+B加111AB异或四.实验器材1 .电脑一台2 .MX+P1US11电路设计软件一套3

5、.根据需要选用器件，但以基本逻辑门电路器件为主五 .实验分析与设计实验要求设计四位A1U,其中加法减法运算要求全部采用超前进位，所以不把单个A1U进行封装，而是把整个四位A1U超前进位电路图一次画出。超前进位的原理是所有进位都可以表示成ANA1,BNB1,CI的函数，与前一个运算单元无关。而SN等于CNT异或AN异或BN。由于运算的独立性，可以使四个运算单元并行运算，从而大大提高效率（这里特别说明一下，由于扩展的需要，多个四位A1U并联的时候FI要作为进位输入。）而对于A1U,要实现的功能大都与超前进位加法器有关，基本思路是如果F3=1,则将AN直接输入，否则输入0;如果F2=0,则将BN取反

6、输入，否则输入BN；如果FI=1则进位设为1。然后都通过加法器相加。当F3,F2.F1同时为1时，就输出ANAO,BNBO的异或，所以有一个三输入与门专门控制。为了方便看，波形图已将输入输出设置为数组（实际上电路图的输入输出并没设成数组，因为这样封装后反而难布线）。波形图如下:Name:Va吗10.0ns200ns30.0ns40.0ns50.0ns600ns70.0ns80.0ns90.0ns100.0ns110QCO1IIIIIIB111000X001X010X011X1X101X110X111XoX001X010)*B0.3B10100000X0001X0010XOOiiX0100XO1

7、o1X0110X0111X1000X1001X1010)aA(0.3311110000X01XoooX0011XoooXO1oIXohoX0111XoooX1001X10105AS0.3)301011111X10XoooX0111X00X1110XooooX0111X1111X1010)由于己经考虑到了扩展，所以八位的A1U的设计就很简单了，只要将第一个A1U的进位输出与第二个的F1相连，由于F3,F2,F1同时为一时要进行异或运算，而这时候第一个A1U的输出有可能不是1,所以这时就要强制把第二个的FI设置为1电路图如下F3.1电路图如下:Name:口VaIU4109ns20.gns3O.0n

8、s40.gns50.gs60.gns70.ns8叫的90PnSIoOC2CO1C0IIIi*A(7.010100000X00000111)(11111111XOOOOoOOoX11011111X00011111X00000000)(11101111X00000000X10101010)=B7.0100011X01001000X11000000X11011000X11001101X10101000X11010111X1100101110101100)(00011101)廿F3.1BOOOcooX001X010XonXIoOX101X110Xm(000X001)S7.0101111100X10111000X11000000X11011001X00010001)(011101111101011100100100X01010011X11100011)六 .实验心得通过本次试验，使我明白了AUJ的基本构成原理，同时也深刻的认识到A1U和加法器，乘法器等的区别与联系，更认识到了A1U在CPU中的重要地位。对超前进位这种进位方法对串行进位的优势也有了了解。