数字电路实验报告.docx

《数字电路实验报告.docx》由会员分享，可在线阅读，更多相关《数字电路实验报告.docx（73页珍藏版）》请在第一文库网上搜索。

1、目录序言4第一章课题概述41.1 出租车计费系统的实验任务及要求51.2 出租车计费系统的原理和方案设计51.3 具体的方案设计5硬件电路方案设计5软件方案设计6第二章硬件电路72.1时钟电路7555电路82.2下载电路82. 3开关电路93. 4动态显示电路9第三章计费系统的VHD1设计103.1分频模块113. 2车行状态模块123.3 累加模块143.4 计费模块154. 5计程模块254.1 3.6译码模块27294.2 无译码程序的计费系统TAXI设计4.3 有译码程序的计费系统模块31参考文献33附录34小结感悟35出租车计费器序言本次课程设计稳固和运用了所学课程，通过理论联系实际

2、，提高了分析、解决计算机技术实际问题的独立工作能力，通过对一个出租车计费器的设计，进一步加深了对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。当然这些都是有限的，而从中领会到的感悟那么更加重要。出租车计费器就是对车轮传感器送来的脉冲进行计数，本课程设计利用555产生的脉冲代替车轮传感器送来的脉冲。当计费系统接收到一个脉冲信号，它将会实现计数的功能，并且通过外围的电路把所实现的功能实现出来。本论文共分4章和1个附录，第1章介绍出租车计费系统的原理和方案设计第2章介绍了硬件设计。第3章介绍了软件设计。第4章介绍了总的设计以及其结果。本课题的主

3、要设计工作内容是能够显示出租车的车费和里程并完成安装与调试。第一章课题概述1.1 出租车计费系统的实验任务及要求任务（最终的功能）：1 .计费功能：白天计费标准为：按行驶里程收费，起步费为9.00元，并在车3公里后再按元/公里，当计程到达10并超过10公里时，再按元/公里收费。晚上计费标准为：按行驶里程收费，起步费为11.00元，并在车行10公里后再按元/收费，当计程超过10公里时，再按元/公里收费，停止时间累计到达0.5n公里的倍数时加n元（n取整数：预置起步费（白天黑夜选择不同）、每公里收费、车行加费里程。3 .模拟功能：模拟汽车启动、停止、暂停状态。（用脉冲来模拟行驶过程，看成匀速）4

4、.显示功能：将即时的车费和里程用数码管显示出来。(2)实验要求：1 .用VHD1语言设计符合上述功能要求的出租车计费器,并用层次化设计方法设计该电路。2 .各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正确。1.2、 出租车计费系统的原理和方案设计系统的顶层框图：信号输入：各种控制信号(如：555的时钟信号、使能信号等)经输入端给控制芯片。控制芯片：采用FPGA芯片板。里程显示和动态显示电路：我们实验采用的是共阳极数码管来实现功能的输出。1.3、 具体的方案设计1.3.1 、硬件电路方案设计以下为硬件电路的结构简图：各模块的组成和原理:（1）时钟控制模块此模块是由555

5、电路所构成的。（2）下载电路模块此模块主要由下载线（我们实验采用杜邦线）组成。作用：使PC机中编写的VHD1语言的程序下载到FPGA芯片中，使电路实现所需的功能。（3）开关模块：该模块用于电路输入使能信号，来模拟出租车不同的状态。（4）动态显示模块：此模块由八个数码管和三个二极管所构成，三个二极管起到限制电流的作用，使得流到数码管的电流适当，防止数码管中的电流过大，而使得数码管损坏。数码管将计费和里程动态的显示出来。1.3.2 软件方案设计以下为软件结构简图：各模块的功能：1）分频器：要模拟汽车的状态，需要较小频率的脉冲，而555无法完成，需要分频器将555产生的脉冲分频。2）车行状态模块：将

6、汽车的启动、停止、暂停状态输出。3）里程计数模块：当来一个脉冲信号时，里程值加0.1公里，用于纪录行驶里程4）车费计数模块：白天其初值为9元，当里程超过3公里后每来一个脉冲（代表运行了01公里）其数值加元，当计程超过10时每来一个脉冲其数值加元。晚上其初值为11元，当里程超过3公里后每来一个脉冲代表运行了公里）其数值加元，当计程超过10时每来一个脉冲其数值加元。5）译码模块：实现将车费计数模块和里程计数模块输出的十进制数转换成二进制数,做为显示译码管的驱动电路。第二章硬件电路根据前面第一章所提到的硬件电路的方案设计，这章介绍各模块的具体设计。1. 1时钟电路555电路在数字系统中，为了使各局部

7、在时间上协调动作，需要有一个统一的时间基准。用来产生时间基准信号的电路称为时基电路。时基集成电路555就是其中的一种。它是一种由模拟电路与数字电路组合而成的多功能的中规模集成组件，只要配少量的外部器件，便可很方便的组成触发器、振荡器等多种功能电路。因此其获得迅速开展和广泛应用。以下图为由555定时器所构成的多谐振荡器，该电路可以用于脉冲输出、音响告警、家电控制、电子玩具、检测仪器、电源变换、定时器该电路的特点是“RA7RBC,RA与VCC相连。公式是：T1=O.693(RA+RB)*C,T2=0.693RB*C,F=I.443/(RA+2RB)*C为了满足我的设计要求，因此取RA=RB其阻值为

8、10K,取电容C的取值为IOUa电容C1的取值OOIUFo2. 2开关电路D?s?_PB0111它的作用是提供输入信号。拨码开关的4个引脚FPGA芯片的引脚上。根据拨码开关的上下电平来实现模拟汽车的相应的转态，如使能、暂停、复位、黑白天控制。态的显示范围为O到99公里。第三章计费系统的VHD1设计软件局部传统的电子设计技术通常是自底向上的，即首先确定构成系统的最底层的电路模块或元器件的结构和功能，然后根据主系统的功能要求，将它们组合成更大的功能块，使它们的结构和功能满足高层系统的要求”叫以此流程，逐步向上递推，直至完成整个目标系统设计。而在“自顶向下的设计中，首先需要进行行为设计。接着进行结构

9、设计，根据该电子系统或芯片的特点，将其分解为接口清晰、相互关系明确、尽可能简单的子系统，得到一个总体结构。下一步是把结构转换成逻辑图，即进行逻辑设计。接着进行电路设计，逻辑图将进一步转化成电路图。在很多情况下，这时需进行硬件仿真，以最终确定逻辑设计的正确性。最后是进行幅员设计，即将电路图转化成幅员。在本设计中采用的是自顶向下的设计方法，首先从系统功能设计开始，对系统高层模块进行行为描述和功能仿真.系统的功能验证完成后，将抽象的高层设计自顶向下逐级细化，直到与所用可编程逻辑器件相对应的逻辑描述。在本设计中，具有6个模块：1）分频器：将时钟信号进行分频。2）车行状态模块：将汽车的启动、停止、暂停状

10、态输出。3）里程计数模块：当来一个脉冲信号时，里程值加0.1。4）计费模块（1）白天其初值为9元，当里程超过3公里后每来一个脉冲（代表运行了0.1公里）其数值加元，当计程超过10时每来一个脉冲其数值加元。（2）晚上其初值为11元，当里程超过3公里后每来一个脉冲（代表运行了公里）其数值加元，当计程超过10时每来一个脉冲其数值加元。（3）暂停计费模块：当汽车暂停时暂停信号开始自加，当暂停信号是5的倍数时,计费模块自加1元。5）译码模块：实现将车费计数模块和里程计数模块输出的十进制数转换成二进制数输出。下面具体介绍各个局部的设计。3.1分频器(1)实物图图4.1分频器的实体图C1KO：输入信号F0U

11、T：输出信号(2)分频器的VHD1设计本设计将输入的一个脉冲信号实现五分频。1IBRARYIEEE;USEIEEE.STD_1OGIC_1164.A11;USEIEEE.STD_1OGIC_UNSIGNED.A11;ENTITYPU1SEISPORT(C1KO:INSTD_1OGIC;FOUTOUTSTD_1OGIC);使用variab1e(变量)来计数，此处实现5分频，计到“100输出一个脉冲，实现分频。ENDPU1SE;ARCHITECTUREONEOFPU1SEISBEGINPROCESS(C1KO)VARIAB1ECNT:STD_10GIC_VECT0R(2DOWNTO0);VARIA

12、B1EFU11:STD_1OGIC;BEGINIFC1KO,EVENTANDC1KO=THENIFCNT=nIOOnTHENCNT=000”；FUI1=T;E1SECNT=CNT+1;FU11:=。；ENDIF;ENDIF;FOUT=FU11;ENDPROCESS;ENDONE;、(3)波形仿真从该波形图可以看出输入脉冲的频率是输出脉冲的频率的五倍，那么符合我的设计的要求，可见该程序能够完成要求。3. 2车行状态模块m实体图4.2车行状态的实体图C1K：脉冲的输入信号ENAB1E：开始按键提供的信号STO：暂停按键提供的信号C1R：复位按键提供的信号ST1.0:输出出租车的状态(2)车行状态的

13、VHD1设计为了使计费系统能够满足设计的要求，能够模拟汽车的停止、启动、暂停等功能，可以用开关来模拟汽车的各种状态，开关有两种状态，一种是高电位，一种是低电位，假设当出租车停止的时候，代表停止的开关是低电平，即停止按钮是低电平有效，其他的同此道理。其设计程序如下所示：1IBRARYIEEE;USEIEEE.STD_10GIC_1164.A11;USEIEEE.STD_1OGIC_UNSIGNED.A11;ENTITYcentISPORT(C1K:INSTD_1OGIC;ENAB1E:INSTD_1OGIC;STO:INSTD_1OGIC;C1R:INSTD_1OGIC;ST:OUTSTD_1O

14、GIC_VECTOR(1DOWNTO0);ENDcent;ARCHITECTUREONEOFcentISBEGINPROCESS(C1K,ENAB1E,STO,C1R)VARIAB1ECQI:STD1OGICVECTOR(9DOWNTO0);VARIAB1ESTATE:STD_1OGIC_VECTOR(1DOWNTO0);BEGIN此处选择10位，保证CQI计数足够。假设位数不够在计数时溢出就会出现“循环的现象。IFC1R=0,THENCQI:二OooOoOo期qj更江吧E1SIFC1K,EVENTANDC1K,THENIFSTO=0,THENSTATE:=00;CQI:=CQI;E1SIFE

15、NAB1E=1THENCQI:=CQI+1;IFCQI30ANDCQK=IOOTHENSTATE:=10;E1SESTATE:=H;ENDIF;ENDIF;ENDIF;SK=STATE;ENDPROCESS;小于3时输出状态为“01，当出租车行驶的公里数大于3小于10时其输出状态为10，当出租车行驶的公里数大于10时其输出状态为“11。由此可见，与我所希望的相符合，可见该程序是符合要求的。3.3 累加模块(1)实体图累加器的实体图C1k:输入的脉冲信号en:使能端，高电平有效。Kk:当累加到5个脉冲的时，kk输出为1;否那么为0.累加模块的VHD1设计(3)仿真的波形Simu1ationWaveformsSiAu1