模输电实验报告.docx

《模输电实验报告.docx》由会员分享，可在线阅读，更多相关《模输电实验报告.docx（7页珍藏版）》请在第一文库网上搜索。

1、北京邮电大学数字电路与逻辑设计实验EDA索础实脍实验报告学院：信息与通信工程学院班级：2010211127姓名：付莹学号：学210759班内序号：23实验名称:实验一QuartusI1原理图输入法设计实验目的：(1)熟悉掌握用QuartusI1原理图输入法进行电路设计和仿真；(2)掌握QUartUSH图形模块单元的生成和调用；(3)熟悉实验板的使用实验所用仪器以及元器件：(1)计算机；直流稳压电源(3)数字系统与逻辑设计实验开发板设计思路及过程：1、设计要求(1)用逻辑门设计实现一个半加器,仿真验证其功能,并生成新的半加器图形模块单元.(2)用实验内容一的生成的半加器模块和逻辑门设计实现一个全

2、加器,仿真验证其功能,并下载到实验版测试.要求用拨码开关设定输入信号,发光二级管显示输出信号.(3)用3线-8译码器(741S138)和逻辑门设计实现函数F=CBA+CBA+CBA+CBA,仿真验证其功能，并下载到实验版测试。要求用拨码开关设定输入信号，发光二级管显示输出信号。2、设计思路（1）半加器输出函数表达式为:S(A,B)=AOBC(A1B)=AB半加器的真值表如下：ABSCOOOOO11O1O1O11O1图（I）用异或门和同或门实现半加器图（2）（2）全加器全加器是实现两个1位二进制数及低位来的进位相加（即三个1位二进制数相加），求的和及向高位进位的的逻辑单元全加器的真值表为：ABC

3、iSiCo0000O0011O0101O011011001O101011100111111图（3）由上图的真值表可以得出利用半加器模块单元实现的真值表逻辑图4Quartuf11-Eepfuep2Mtnhha-(hha.b4ft1K4tYABrJ*t*(MH*(FcX1t1k4FeN1.rF1开的;938rtEijfuI】Qrt3IiI文0I-必Orof|f-r；16:XhaIM1I.此图为半加器模块图(5)(4)由逻辑表达式F=CBA+CBA+CBA+CBA可知真值表为CBAF00010010010101101001101011001111图(6)通过对真值表的计算，可以转换成当输入mom2w

4、i7的时候，将会有F=I,因此可以用741S138和逻辑门设计实现函数：3.仿真波形图分析(1)半加器：如图可知，可以实现两个一位二进制数相加求和以及向高位进位的功能，真值表如图一，可是实现1+1=0,向高位进位1,1+0二1,不进位。但是此图有很明显的毛刺，仔细考虑之后，发现是有冒险，可以加上选通脉冲来消除这一冒险。(2)全加器学!1I4ttYtjr,1*iMMttmyX*a1tIbMw1.XQt*fICC4fCt0-MyQ45I彩fVFWves,Ta1SS25nc小R.57.19mIrtarVNi5717mS1etnd通过图形可以发现，可以实现全加器的功能，并且当有2个以及两个以上的1相加

5、时候，便会向高位进位U其他情况，不需要进位,代表高位的Co为零，S为本位和。此图性完全符合全加器的真值表。(3)F=CBA+CBA+CBA+CBA通过对真值表的计算，可以转换成当输入m0)2叫Rh的时候，将会有FE,满足所给逻辑函数表达式，且输出波形没有毛刺。故障及问题分析：遇到的问题是半加器有毛刺出现，经过分析，是由于组合电路中存在冒险，但是出现的毛刺并不影响输出波形，在工程应用中则要消除冒险，加选通脉冲是个很好的办法。总结和结论通过第一次接触QUartUSII,对数字系统与逻辑设计实验开发板有了初步的了解。此外，在三次绘制并且仿真验证过程中，熟练掌握了QuartusI1的用法。课上老师讲了关于数字集成电路的发展，开阔了我们的眼界，让我们对数字电路和实验教程有了初步了解和喜爱。