Ad9851芯片使用指南.docx

《Ad9851芯片使用指南.docx》由会员分享，可在线阅读，更多相关《Ad9851芯片使用指南.docx（22页珍藏版）》请在第一文库网上搜索。

1、AD9851中文手册特征AD9851目录错误!未定义书签。应用错误!未定义书签。概述错误!未定义书签。功能方框图错误!未定义书签。AD9851详细说明错误!未定义书签。引脚功能描述错误!未定义书签。引脚图错误!未定义书签。操作和应用错误!未定义书签。特征 180 MHZ时钟速率参考时钟具有6倍倍乘器。 芯片具有高性能10位DAC和高速滞后比较器 无杂散动态范围SFDR43 dB 70 MHZ的模拟输出。 32位频率控制字 简化控制接口：并行或串行 异步加载格式 5位相位调制和补偿能力 比较器纹波抖动80 ps p-p 20 MHz +2. 7 V至+5. 25 V单电源工作 低功耗：555毫瓦

2、 180兆赫 省电功能，4毫瓦2.7 V 超小28引线SSoP封装 频带宽 正常输出工作频率范围为072MHZ应用 频率/相敏正弦波合成 为进行数字通信设定时钟恢复和锁定电路 通信 数字控制的ADC编码发生器 敏捷LO应用在正交振荡器 连续波，调幅，调频，FSK信号，发射机的MSK模式。概述该AD9851是一种高度集成的设备，采用先进的DDS技术，再加上内部高 速度、高性能D/A转换器，和比较器，使一个数字可编程频率合成器和时钟发 生器功能化。当参照准确的时钟源，AD9851可以产生一个稳定的频率和相位 且可数字化编程的模拟正弦波输出。此正弦波可直接用作时钟源，在其内部转化 为方波成为灵活的时

3、钟发生器。AD9851采用的最新的高速DDS内核可接受32 位的频率控制字，180 MHZ系统时钟，分辨率为0.04赫兹。该AD9851包含一 个特有的6 REFCLK倍乘器电路，因此无需高速外部晶振。6 REFCLK 倍乘器使其有最小的无杂散动态范围SFDR和相位噪声特性。AD9851提供了 5位可编程相位调制，使移相输出的增量为H.25。功能方框图vsGND1 BIT 8 BITS x的加我5加载频率，相位，控制数据输入该AD9851包含一个内部的高速比较器。可以输出一个低抖动输出脉冲。可 进行频率调整，控制能将相位调谐字异步加载到AD9851并通过并行或串行方式 载入。并行负载格式由五个

4、迭代的8位控制字（字节）。第一个8位字节控制 输出相位，6 REFCLK倍乘器，电源关闭启用和装载模式;其余字节组成32 位频率控制字。串行加载完成是通过一个40位串行数据流进入通过其中一根并 行输入总线。该AD9851采用先进的具有突破性功能的CMOS技术。供电电源 仅555毫瓦功率耗散（+5 V电源供电），最大时钟速率为180兆赫。该AD9851 封装采用28引脚SSOP ，主流AD9850为125 MHz的频率。AD9851详细说明 时钟输入特性（6倍倍乘器未启动）：+5V供电时最小输出频率IMHZ,最高输出频率为160MHZ。+3. 3V供电时最小输出频率IMHZ,最高输出频率为120

5、MHZ。+2. 7V供电时最小输出频率IMHZ,最高输出频率为IOOMHZ。 时钟输入特性(6倍倍乘器启动)：+5V供电时最小输出频率5MHZ,最高输出频率为30MHZ。+3. 3V供电时最小输出频率5MHZ,最高输出频率为20. 83MHZo+2. 7V供电时最小输出频率5MHZ,最高输出频率为16. 66MHZo输入阻抗：IM 输出阻抗:120k 宽带无杂散动态范围1. 1 MHz 模拟输出(DC to 72 MHz) +25o C IV 60 64 dBc20. 1 MHz 模拟输出(DC to 72 MHz) +25o C IV 51 53 dBc40. 1 MHz 模拟输出(DC t

6、o 72 MHz) +25o C IV 51 55 dBc50. 1 MHz 模拟输出(DC to 72 MHZ) +25o C IV 46 53 dBc70. 1 MHZ 模拟输出(DC to 72 MHz) +25o C IV 42 43 dBc窄带无杂散动态范围1. 1 MHz ( + 50 kHz) +25o C V 85 dBc1. 1 MHz ( + 200 kHz) +25o C V 80 dBc40. 1 MHz (+ 50 kHz) +25o C V 85 dBc40. 1 MHz (+ 200 kHz) +25o C V 80 dBc 70. 1 MHz (+ 50 kHz

7、) +25o C V 85 dBc70. 1 MHz (+ 200 kHz) +25o C V 73 dBc 器件输出特性输入电容+25o C V 3 pF输出阻抗+25o C IV 500 k输入偏差电流+25o C I 12 A输入电压范围+25。C IV 0 5 V 器件输出特性Logic T+5 VSupply +25o CVI +4.8 VLogic T+3. 3V Supply +25oC VI +3. 1VLogic T+2. 7V Supply +25oC VI +2. 3VLogic 0 Voltage +25o C VI +0.4 V连续的输出电流+25o CIV 20mA

8、滞后现象+25o CIVlO mV传输延时+25o CIV 7 ns转换频率(1 V p-p Input Sine Wave) +25o C IV 200 MHz上升/下降 时间，15 PF Output Load +25o CIV 7 ns输出抖动(p-p)3 +25o C IV 80 ps (p-p) 时钟输出特性输出抖动(时钟发生器配置，40 MHz 1 V峰峰值输入正弦波)+25o C V 250 ps (p-p) 时钟输出占空比FULL IV 50 +10% 最大绝对额定值最大节点温度+150o C存储温度65。Cto+150o CVs+6 V工作温度40。Cto+85。C数字输入-

9、0. 7 V to +Vs + 0. 7 V焊接温度(10 sec)+300o C数字输出电流30 mASSOP 热阻抗82oC/WDAC输出电流30 mA引脚功能描述引脚标号/助记符功能 4-1, 28-25 /D0-D78位数据输入.数据端口，用于装载32位的频率控制字和8位相位控制字。D7为最高位，DO=最低位D7, 25引脚，也作为40位控 制字串行输入引脚 5/PGND6 REFCLK倍乘器接口 6/PVCC6 REFCLK倍乘器正向供电电压引脚 7/W_CLK数据加载时钟.上升沿加载并行或串行频率/相位控制字异步输入到40-bit输入寄存器 8 /FQ UD频率更新 上升沿异步加载

10、40位数据到内部数据寄存器对DDS核心起作用.FQ_UD作用当输入寄存器只能容纳一位有效的数据。 9 /REFCLOCK参考时钟输入.CMOS/TTL-电平脉冲，直接或通过6REFCLK倍乘器.直接模式，也是系统时钟.如果6 REFCLK倍乘器采用, 倍乘器输出也是系统时钟。系统时钟上升沿开始工作。 10, 19/AGND 模拟地（DAC and Comparator）. 11, 18 /AVDD模拟电路的正向供电电压（DAC和比较器，Pin 18）和带隙电压参考Pin 11. 12/ RSETDAC外部复位连接一3.92 kQ电阻接地IOmA电流输出.这使得DAC的IOUT and IOUT

11、B满量程输出成为可能.RSET = 39. 93/I0UT 13 /VOUTN内部比较器负向输出端 14 /VOUTP内部比较器正向输出端 15 /VINN内部比较器的负向输入端。 16 /VINP内部比较器的正向输入端。 17 /DACBPDAC旁路连接.这是DAC旁路连接端连接通常为NC （无连接）以便有很好的无杂散性能。 20 /IOUTB互补DAC输出 具有和IOUT有相同的参数，除去IOUTB =（满量程输出TOUT）.输出负载应该等于IOUT最好的无杂散性能 21/ IOUTDAC输出端转换通常是一电阻或一变压器接到地.IOUT=（满量程输出-10UTB） 22 /RESET主复位

12、引脚；高电平有效；高电平清除DDS累加器和相位延迟器为OHZ和0相位，同时置数据输入为并行模式以及禁止6倍参考时钟倍乘器工作。未清除40-bit输入寄存器.RESET优先权最高 23 /DVDD数字电源引脚(+5V)。 24 /DGND数字地.D3 D2 D1LSB DOPGNDPVCC W-CLK FQ-UD REFCLOCKAGNDAVDD rSET VOUTN VOUTPAD9851TOP VIEW(Not to Scale)引脚图D4D5DD7 MS a S E RIAL LOADDGNDDVDDRESETIOUTIOUTBAGNDAVDDDACBPVINPVINN操作和应用AD985

13、1Rx基带数字数据愉出Pjgure 7.网片速率时钟发生舞应用在快速光谱发接受Figure 2.基本时钟发生器构造IOUT和IOUTB都有100 Q负载.两个100 k Q电阻器“样品”都有输出，输出值是这两个输出电压的平均值。带有470 PF电容 的滤波器和和施加到比较器的输入作为数字开关门限。Figure 3, 频率/相敏本机振荡器频率 混频被乘Figure 4.锁相环参考频率/相敏参考时钟TUNING WORD9QN=2 /调谐字Figure 5. Dig ita Ily-Progra mm able DividebyN Function in PLL在一个reset命令发出后，W_CL

14、K允许独立的编程每个AD9851 40位输入寄存 器，通过8位数据总线或串行输入引脚。FQJJD脉冲发出后结果是完成这两个振荡 器输出程序指定的频率和相位。AMPLIFIERFUNDAMENTALFC- F0 IMAGEFc FO IMAGE山 0Hndw4BANDPASS FILTERD 1201 80 240FREQUENCY - MHz240 FREQUENCY - MHzFigure 8, Deriving a High Frequency Output Signal from the AD9851 by Using an Alias or Image SignalDIFFERENTIALTRANSFORMER-COUPLEDSoC 1:1 TRANSFORMER Le.l MINI-CIRCUITS T1-1TFigure 9. Differential DAC Output Connection for Red