数字集成电路设计课程作业--实验十一 红绿交通灯控制系统设计.docx

《数字集成电路设计课程作业--实验十一 红绿交通灯控制系统设计.docx》由会员分享，可在线阅读，更多相关《数字集成电路设计课程作业--实验十一 红绿交通灯控制系统设计.docx（24页珍藏版）》请在第一文库网上搜索。

1、数字集成电路设计课程作业题 目：红绿交通灯控制系统设计目录一、实验目的3二、实验原理3三、实验内容6四、实验步骤6L实验代码62.实验优化与仿真21五、实验总结24一、实验目的：1、初步学会用EDA进行系统设计2、理解电路模块化设计概念二、实验原理：1 .红绿交通灯控制系统如图1所示。硬件电路包括：两组红绿灯（配合十字路口的双向指挥控制）、两组七段数码 管（配合红灯时倒计时的显示）、一组手动与自动控制开关（针对交通警察指挥 交通控制使用）。倒数计时叁2 .实验电路安排如图2所示。其中，TRAFFIC_SIGN模块是用VHDL语言设计 的。TRAFFIC_SIGN模块由4个子模块构成，如图3所示

2、。（1） clk_gen:时钟脉冲发生电路（即分频电路）在红绿灯交通控制系统中，大多数的情况是通过自动控制的方式指挥交通的。因 此,为了避免意外事件的发生，电路必须给一个稳定的时钟才能让系统正常运作。 但为了配合高峰时段，防止交通拥挤，有时必须使用手动控制，即让交警能顺利 地指挥交通。clk_gen电路最主要的功能就是产生一些额外的输出信号，并将其 用做后续几个电商的使能控制与同步信号处理。clk_gen电路系统输入信号：elk：由外接信号发生器提供IKHZ的时钟信号；reset：系统内部自复位信号；clk_gen电路系统输出信号：ena_scan:将外部的elk信号进行分频（此电路设计除4）

3、处理；enaJLhz:产生每秒一个脉冲的信号;elkscg715resetscg7l4a mscg7l3si buttscg72 g7ll Cg70 scg79 SCg78 scg77 scg76*cg75 scg74 scg73 scg72 scg71 scg70 REDI REDOYELLOW!YELLOWO GREENI GREENO recount next date -47O1I 7 g LEn-47TRAFFlCJilGNREDI ,470 REDO,4750GREEN)47 GREENJ470470YELLoW)W-YELLoW力 RECOUhrr B+-NEXT.STATE图2

4、实验电路图SEG715:0SEG715SEG714SEG7I3 SEG72 SE37U SEG7IO jG7SEG7NSEC77 SEG76 SEG75I PADVhdloxfcTRAFFIC MlSEJ74UI6ColnjdownRESETCLK_GENRECOL-NTILOADn 阳STATLIHGEG7116rOVhdlcodc ENA SCANENA IHZFLASH IIIZCLKRESETLoADfl 刈FNASCANRECOUNT SKlN STATE1:0SEG73 SEG72SEG7lSEG7W CPAD CPATL V CPAir CPAD PAC CPAD CPAD 7P

5、Ar) V CPAI)GREENlI 必、YHIOWl YLLo 蜘 OYELLoWll 叫CPAr) CPAI) CPAD I图3红绿灯交通信号系统的VHDL模块图（2） traff iJmUx:计数秒表选择电路 当过马路的时候，绿灯的一方有时会附加一个显示器告诉行人，目前还剩下几秒 信号灯变成红灯。因此，traffic_mux电路的主要功能就是负责输出显示器需要 的值（即倒数的秒数值），作为倒数显示器电路（countdown circuit）的计数秒 表。traffic_mux电路的系统输入信号：elk：由外接信号发生器提供IKHZ的时钟信号；reset：系统内部自复位信号；ena_sca

6、n：接收由clk_gen电路提供的250HZ的时钟脉冲信号；recount:接收由traffic_fsm电路产生的重新计数的使能控制信号；sign_state：接收由traffic_fsm电路产生的状态信号（共2b, 4种状态）系 统输出信号；traffic_mux电路的系统输出信号：load：负责产生计数器所需的计数数值（共8b,可输入数值范围0255）；（3） countdown：倒计时控制电路当过马路的舟候，绿灯的一方有时会附加一个显示器告诉行人，目前还剩下几秒 信号灯变成红灯。因此，CoUnJdOWn电路的主要功能就是负责接收traffiJmUX 电路输出的值（即倒数的秒数殖），然后将

7、其转换成BCD码，利用七段显示器 显示出来，让行人能清楚地知道在过多久就会变成红灯。countdown电路的系统输入信号：elk：由外接信号发生器提供IKHZ的时钟信号；reset：系统内部自复位信号；ena_lHZ：接收由clk_gen电路提供的IHZ的脉冲信号；recount:重新计数的使能控制信号；load：负责接收计数器所需的计数数值countdown电路的系统输出信号：seg7:负责将计数数值转换成BCD码，并利用七段显示器显示；next_state：当计数器计时完毕时，负责产生一个脉冲信号，作为转态触发信 号。（4） trafficjsm：红绿灯信号控制电路在红绿交通疔控制系统中，

8、大多数的情况是通过自动控制的方式指挥交通的。但 为了配合高峰时段，防止交通拥挤，有时必须使用手动控制，即让交警自行指挥 交通。因此，trafficjsm电路除了负责监控路口红绿灯之外，最主要的功能就是 能够利用开关来切放手动与自动的模式，让交警能够通过外部输入的方式来控制 红绿灯交通信号系统的运作。trafficjsm电路的系统输入信号：elk：由外接信号发生器提供IKHZ的时钟信号；reset ：系统内部自复位信号；ena_scan：接收由clk_gen电路提供的250HZ的时钟脉冲信号；ena_lHZ：接收由clk_gen电路提供的IHZ的脉冲信号；flash_lHZ：接收由clk_gen

9、电路提供的IHZ的脉冲信号;a_m:佯动与自动的切面按钮（1：自动，0：手动）；SJbutt:红绿灯状态切换键（在手动模式下，每按一次就切换一个状态） FiexJstate:接收由COUnJdOWn电路提供的转态触发信号（在自动模式下） trafficjsm电路的系统输出信号：sign_state：产生的输出状态信号（共2b, 4种状态）；red：负责红灯的显示（共2b, 4种状态）；green:负责绿灯的显示（共2b, 4种状态）；yellow:负责黄灯的显示（共2b, 4种状态）；三、实验内容：用VHDL语言实现clk_gen时钟发生电路（即分频电路）；traffiJmUx:计数秒 表选择

10、电路；countdown：倒计时控制电路；traffic_fsm：红绿灯信号控制电 路；用上述电路构尻红绿交通灯控制系统。四、实验步骤1 .编写红绿交通灯控制系统各个模块的VHDL程序，进行语法检查，直到语法 检查正确。(1) clk_gen:分频到IHZ的电路clk_gen.vhd：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity clk_gen isport （ elk : in StdJogic;ena_lhz : out

11、 StdJogic）; -Ihz outputend entity;architecture behav of clk_gen issignal reg_clk :std_logic :=O;beginena_lhz = reg_clk;div50m:process（clk）variable tmp:integer range 0 to 25000000:=0;-50MHz（25000000*2）=lHzbeginif clk,event and elk =1 thentmp := tmp + 1;if tmp = 25000000 thentmp := 0;reg_clk= not reg_

12、clk;end if;end if;end process; end behave;(2) clk_div:分频至(J IKHz的电路 clk_div.vhd: library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity clk_div isport ( elk : in StdJogic;clkout :out StdJogic); -elk div to IKHz end entity;architecture behv of clk

13、_div issignal reg_clk :std_logic :=O;beginclkout=reg_clk;process(clk)variable tmp:integer range O to 25000:=0;- 50MHz / (25000*2)= 1000Hzbeginif clkevent and elk =1 thentmp := tmp + 1;end if;if tmp = 25000 then reg_clk= not reg_clk;end if;end process;end architecture;(3) traffiJmUx:计数秒表选择电路traffic_mux.vhd：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity traffic_mux isport( elk : in StdJogic;-IKHz CLK inreset: in StdJogic;ena_lhz : in StdJogic; -IHz CLK inrecount: in StdJogic;sign_state : in std_logic_vector(l downto O); -z/O