EDA数字时钟课程设计.docx

《EDA数字时钟课程设计.docx》由会员分享，可在线阅读，更多相关《EDA数字时钟课程设计.docx（10页珍藏版）》请在第一文库网上搜索。

1、课程设讨报4学生姓名学号班级专业电子信息工程题目数字时钟设计指导教师一、任务和设计要求1 .熟悉集成电路的引脚安排。2 .掌握各芯片的逻辑功能及使用方法。3 . 了解数字钟的组成及工作原理。4 .熟悉数字钟的设计与制作。1 .设计指标（1）时间以24小时为一个周期；（2）显示时、分、秒；（3）有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；（4）计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时。2 .设计要求（1）画出电路原理图（或仿真电路图）；（2）元器件及参数选择；（3）电路仿真与调试二、设计原理设计思路根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计

2、时部分、按键部 分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。1）时钟计数：首先下载程序进行复位清零操作,电子钟从00： 00： 00计时开始。SethOUr可以调整时 钟的小时部分,setmin可以调整分钟,步进为1。由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这 里取IooHz。CLK端连接外部IoHZ的时钟输入信号Clk。对CIk进行计数,当CIk=Io时,秒 加1,当秒加到60时,分加1；当分加到60时,时力口 1；当时加到24时,全部清0,从新计时。用6位数码管分别显示“时”、“分”、“秒”，通过OUTPUT（ 6 DOWNTO 0

3、 ）上的信号 来点亮指定的LED七段显示数码管。2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用 功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是 IHZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意 时间的复位。总体结构图三、系统设计1）时、分、秒计时器时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受 到一个秒脉冲时，秒计数器开始从1计数到60,此时秒显示器将显示00、01、02、59、 00；每

4、当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值 在原有基础上加1,其显示器将显示00、01、02、59、00；每当分计数器数到00时， 就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加L其显示器将 显示00、01、02、23、OOo即当数字钟运行到23点59分59秒时，当秒计时器在接 受一个秒脉冲，数字钟将自动显示00点00分00秒。2）校时电路当开关拨至校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校 对，开关每按1次，与开关对应的时或分计数器加1,当调至需要的时与分时，拨动reset 开关，电子钟从设置的时间开始往后计时。四、参考程

5、序Alert模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY alert ISPORT(clk:IN STD_LOGIC;dain:IN STD_LOGIC_VECTOR(6 DOWNTO 0);speak:OUT STD_LOGIC;lamp:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END alert;ARCHITECTURE fun OF alert ISSIGNAL count:STD_LOGIC_VECTOR(l DOWNTO O);SIGNAL

6、countl:STD_LOGIC_VECTOR(l DOWNTO O);BEGINSpeakerTROCES S (elk)BEGINspeak=count 1(1);IF(clk,event and clk=,)THENIF(dain=OOOOOOO)THEN speak=10)THEN countl=OO-countl为三进制加法计数器ELSEcount 1 =count 1+1;speak=count 1(0);END IF ;END IF ;END IF ;END PROCESS speaker;lamper:PROCESS(clk)BEGINIF(rising_edge(clk)TH

7、EN IF(count=10)THEN IF(Count=nOOn)THENIamP=001”;-循环点亮三只灯ELSIF(Count=nOln)THEN lamp=010;ELSIF(Count=nIOn)THEN lamp=100;END IF;count=count+l;ELSE count=OO;END IF;END IF;END PROCESS Iamper;END fun;Hour模块LIBRARY IEEE;use IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY hour ISPORT(clk,rese

8、t:IN STD_LOGIC;daout:out STD_LOGIC_VECTOR(5 DOWNTO 0);END ENTITY hour;ARCHITECTURE fun OF hour ISSIGNAL count:STD_LOGIC_VECTOR(5 DOWNTO O); BEGINdaout=count;PROCESS(clk,reset) BEGINIF(reset=,O,)THEN count=OOOOOO;若 reset=O,则异步清零ELSIF(clk,event and clk=,)THEN-否则，若 elk 上升沿到IF(count(3 DOWNTO 0)=100,)THE

9、N -若个位计时恰好到“1001”即 9IF(count 16#23#)THEN count=count+7;else count=OOOOOO;END IF;ELSIF (count16#23#)THEN count=count+l;ELSEcount=OOOOOO;-23进制-若到23D则-复。-若未至U 23D,则count进1-否则清零END IF; -END IF (count (3 DOWNTOO) =h1001)END IF;END PROCESS;END fun;Minute模块-END IF (reset=。)LIBRARY IEEE;USE IEEE.STD_LOGIC_1

10、164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY minute ISPORT (elk, elk 1 ,reset, sethour: IN STD_LOGIC;enhour:OUT STD_LOGIC;daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END ENTITY minute ;ARCHITECTURE fun OF minute ISSIGNAL count :STD_LOGIC_VECTOR (6 DOWNTO 0);SIGNAL enhour_l, enhour_2: STD_LOGIC; -enmin_

11、l 为 59 分时的进位信号BEGIN-enmin_2由elk调制后的手动调时脉冲信号串daout=count; enhour_2= (sethour and clkl); -sethour为手动调时控制信号，高电平有效 enhour= (enhour_l or enhour_2);PROCES S (elk,reset, sethour)BEGINIF(reset=,O,) THEN -若 reset 为 O,则异步清零 count=OOOOOOO;ELSIF(clk,event and clk=,)THEN 一否则,若 elk 上升沿到IF(count (3 DOWNTO O) =Ioo1

12、)THEN-若个位计时恰好到“1001” 即 9IF(count 16#60#) THEN -又若 count 小于 16#60#,即 60IF(CoUn仁”1011001)THEN又若已至U 59Denhour-l=,;-则置进位为 1 count=,0000000,; -count 复 0ELSEcount=count+7;-若 count 未至U 59D,则加 7,即作“加 6 校正END IF; -使前面的16#60#的个位转变为8421BCD的容量 ELSECOUnt=000000(TLCOUnt复0 (有此句，则对无效状态电路可自启动)END IF; -END IF (count1

13、6#60#)ELSIF (count 16#60#) THEN count=count+l;-若 COUntV 16#60#贝U count 力口 1 enhour-l=,0, after 100 ns;-没有发生进位ELSEcount=,0000000,;-否则,若 count 不小于 16#60# count 复 0END IF; -END IF (count (3 DOWNTOO) =n1001)END IF; -END IF (reset=,O,)END process;END fun;Second模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;U

14、SE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY second ISPORT( elk,reset,setmin:STD_LOGIC;enmin:OUT STD_LOGIC;daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END ENTITY second;ARCHITECTURE fun OF second ISSIGNAL count:STD_LOGIC_VECTOR(6 DOWNTO O);SIGNAL enmin_l,enmin_2:STD_LOGIC;-enmin_l 为 59 秒时的进位信号BEGIN-enmin_2由elk调

15、制后的手动调分脉冲信号串daout=count; enmin_2=(setmin and elk); -setmin为手动调分控制信号，高电平有效 enmin=(enmin_ 1 or enmin_2); enmin 为向分进位信号PROCES S (elk,reset, setmin)BEGINIF(reset=,O,)THEN count=nOOOOOOOn;-若 reset 为 0,则异步清零ELSIF(clk ,event and clk=,)then -否则,若 elk 上升沿到IF(count(3 downto 0)=100,)then-若个位计时恰好到“1001”即 9IF(count 16#60#)then -