EDAⅡ实验报告--EDAⅡ--多功能数字钟设计实验报告.docx

《EDAⅡ实验报告--EDAⅡ--多功能数字钟设计实验报告.docx》由会员分享，可在线阅读，更多相关《EDAⅡ实验报告--EDAⅡ--多功能数字钟设计实验报告.docx（34页珍藏版）》请在第一文库网上搜索。

1、EDA 11实验报告专业：轨道交通信号与控制题目：EDA Il 多功能数字钟设计实验报告实验报告中文摘要本实验利用QUartUSll软件，结合数字逻辑电路的知识，设计一个多功能数字钟并下载 到SillartSoPC系统中。实验过程首先分析了设计要求，根据要求将整个系统分为几大模块, 分别为分频、计时、显示、校分、校时、清零、保持、报时、消颤模块。通过分析每个模 块的功能要求，进行相应的电路设计、封装，并最终整合在一起，完成所需功能。本实验 中还增加了星期的计数和校正功能。本报告的内容包括整个系统的设计要求说明和整体电路的工作原理，以及各模块的设 计原理和调试、编译、仿真、下载的结果。最后对实验

2、内容进行了总结，并对过程中出现 的问题提出了解决方案和感想。关键词 多功能数字钟 QuartusII数字逻辑电路实 验报告 外 文摘要TitleEDAn-The design Of a multifunctionaldigital CIOCk SyStenIAbstractIn this expriment, Quartus II was used to design a multifunctional digital clock system, combined with the knowledge of digital logic circuit. And then the clock s

3、ystem was dnownloaded to the SmartSOPC system. During the process, I first divided the system into several modules, which respectively are frequency dividing module, timing module, displaying module, minutes correcting module, hours correcting module, resetting module, maintaining module, time signa

4、l module and chatter elimination module. According to analyse the requirments of every module, I designed packaged the corresding circuits, and integrated all the modules together. I also designed a week counting and correcting module, which was added to the system.This report contains the explanati

5、on of total system and working principle, together with the result of debugging, compiling, simulation and downloading. In the end, I summarized the whole content, and put forward the solution of arised problems.Keywords A multifunctional digital clock QuartusII Digital logic circuit目次1实验内容及要求11.1 实

6、验内容11.2 题目简介11.3 设计要求12 整体电路设计23 各模块电路设计及编译仿真43.1 分频电路43.2 计时电路83.3 校正电路133.4 清零电路163.5 保持电路173.6 显示电路173.7 报时电路193.8 消颤电路204 设置并编译下载23结论25致谢26参考文献26第页EDA2实验报告1实验内容及要求1. 1实验内容利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中。1. 2题目简介设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用 下具有保持、清零、快速校时、快速校分、整点报时等功能。1.

7、3设计要求1.3.1 设计的基本要求1、能进行正常的时、分、秒计时功能;2、分别由六个数码管显示时分秒的计时;3、Ki是系统的使能开关（KkO正常工作，K尸1时钟保持不变）；4、L是系统的清零开关（小二0正常工作，见二1时钟的分、秒全清零）；5、凡是系统的校分开关（及二0正常工作，咒二1时可以快速校分）；6、L是系统的校时开关（KLO正常工作，KLl时可以快速校时）；1.3.2 设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59, 53”时开始报时,在59 53”, 59 55，5957”时报时频率为512Hz, 59，59”时报时频率为IKHz,）；2、闹表设定功能；3、自己添加其他

8、功能；2整体电路设计图2.1整体电路设计思路图题由分频电路和48MHZ的脉冲信号组成脉冲发生电路，而总分频电路又由2分频、48分频、 500分频和1000分频电路组成，可以产生1HZ、2HZ、500HZ IKHZ的脉冲信号，供计时、 校分和报时使用。其中，2分频电路由一个D触发器及一个非门实现，其它三种分频电路都 是由74160置数法构成的计数器。主计时电路由模60、模24和模8计数器组成。秒位的模60计数器从0开始计数至59 后，置数为0重新计数并产生一个进位信号给分位的模60计数器。分位的模60计数器也 从0开始计数，至59时置数为0重新开始并产生一个进位信号给小时位的模24计数器。小 时

9、位的模24计数器从0开始计数，至23时置数为0重新开始并产生一个进位信号给星期位 的模8计数器。星期位的模8计数器从0开始计数，1、2、3、4、5、6、8后从1开始。校正电路是与计数电路紧密相关的电路模块。以校分为例，其原理为当校分开关为1时, 给分位的模60计数器提供2HZ的校分信号；当校分开关为0时，若秒位产生了进位信号， 则给分位提供IHZ的正常计数信号；若校分开关为0且秒位没有进位信号，则不提供任何脉 冲信号。校时和校星期同理。清零电路的开关与计时电路中四个计数器的清零端相连接，即可实现清零功能。报时电路的原理为，当计时电路计数至59 53、59 55、59 57”时，通过与门提 供5

10、00HZ的脉冲信号；当计数至59 59”时，通过与门提供IKHZ的脉冲信号。显示电路通过74161模8计数器的计数从0计数至7,其输出端作为数据选择器74151 的控制端，也作为译码器74138的输入端，以控制LED灯的使能端。当计数器从0开始计数 到某一数时，4片数据选择器74151同时选取对应位，组成计时器该位的BCD码，通过显示 译码器7447控制相应LED灯的显示数字。提供的脉冲信号为IKHz,由于人眼的视觉停留， 会感到七个数码管是同时显示的。i xianshi1khz iIaiTiTTsb4.1;mb4.1： ha4J：hb4.11khzled7.1sa4.1en6.0sb4.1m

11、a4.1mb4.1ha4.1hb4.1q4 1inst10图2.2实验电路设计总图题3各模块电路设计及编译仿真3. 1分频电路3. 1. 1二分频电路2分频电路由一个D触发器及一个非门实现，通过将D触发器的。和Q相连，在0端即 得到一连串的2分频信号。1 .电路图图3.1.1.2二分频电路封装图题图3.1.1.3二分频电路仿真波形图题2 .封装图P2fenpin! elkoutinst13 .仿真波形图4 .1.2 48分频电路48分频电路通过74160的置数法实现，相对于模48计数器，以四位二进制计数法，当 第一片74160计数至9即IOOl时，向第二片74160进位；当两片74160计数至47时，置数 为OOO0。将其输入的脉冲信号48分频。1 .电路图elkjUTPUT 、out-o-i- -o-j- x-od- X VCC - X vcci-74160XH3 elkLDNABCDENTENPCLRNQA QBQCQDRCOIa ibLCLKIdn ：Z: C 0 ： 0d Ja2 V J and2 F , elkX74160LDNABCDENTENPCLRNQA QBQCQDRCOOUt 24 ENT 1 ：-rH enp x- CLRNelk IC