TMS320C55xDSP应用系统设计第三版课后答案第一章.docx

《TMS320C55xDSP应用系统设计第三版课后答案第一章.docx》由会员分享，可在线阅读，更多相关《TMS320C55xDSP应用系统设计第三版课后答案第一章.docx（18页珍藏版）》请在第一文库网上搜索。

1、TMS320C55xDSP应用系统设计（第三版）课后答案第一章1-1数字信号处理与模拟信号处理相比有哪些优点？答：数字信号处理是采用计算机或数字信号处理器（DSP）和专用集成电路（ASlC）等专用 处理设备，具有灵活、高速与高精度的特点，数字信号处理具有抗干扰强、设备尺寸小、造 价低、效率高、能耗低等突出优点，这些都是模拟信号处理技术与设备所无法比拟的。1-2简述DSP系统的组成一个典型的数字信号处理系统（DSP系统）应包括抗混叠滤波器、数据采集A/D转换器、数 字信号处理器DSP、D/A转换器和低通滤波器等。1-3 DSP芯片与普通单片机相比有什么特点？与单片机相比，DSP器件一般具有更高的

2、集成度、更快的CPU、更大容量的存储器，内置有 波特率发生器和FIFO缓冲器，同时提供高速同步串口和标准异步串口，有的片内还集成了 A/D采样电路，用于控制领域的DSP还提供多路PWM输出，用于电机控制，可减少开发人 员的工作量。DSP器件一般采用改进的哈佛结构，具有独立的数据和程序空间，允许同时 存取程序和数据。内置高速的硬件乘法器和增强的多级流水线，使DSP器件具有高速的数 据运算能力。1-5 DSP芯片有哪些主要特点？D采用哈佛结构2）采用多总线结构3）采用流水线结构4）配有专用的硬件乘法-累加器5）具有特殊的寻址方式和指令6）支持并行指令操作7）硬件配置强，具有较强的接口功能8）支持多

3、处理器结构1-6什么是定点DSP芯片，什么是浮点DSP芯片，各有什么优缺点？按数据的定点格式工作的DSP芯片称为定点DSP按数据的浮点格式工作的DSP芯片称为浮点DSP浮点DSP能直接进行浮点运算，一次完成，是直接用硬件完成的。而定点DSP无法直接完成 浮点运算，需要用程序来辅助完成浮点运算。定点DSP价格便宜，功耗低，但计算精度低浮点DSP价格较高，C语言编程调试方便，运算精度高1-7在进行DSP系统设计时，如何选择DSP芯片？考虑DSP芯片的运算速度（包括MAC时间、FFT执行时间、MIPSGIPS MOPSGOPS MFLOPS/GFLOPS 等）考虑DSP芯片的价格考虑DSP芯片的硬件

4、资源考虑DSP芯片的运算精度 考虑DSP芯片的开发工具 考虑DSP芯片的功耗等 1-8 TI公司的DSP芯片主要有哪几大类？主要分三类：TMS320C2000系列主要用于数字化控制领域；TMS320C5000系列主要用于通信 和便携式应用领域；TMS320C6000系列主要用于数字通信和音视频技术领域。1-9 TMS320C5000系列DSP芯片有什么特点？TMS320C5000是16位整数DSP处理器，目前有三代产品(TMS320C5x、TMS320C54x和 TMS320C55x) o同代产品使用相似的CPU结构，但拥有不同的片上存储器和外围电路，以满 足各种不同用途的要求。C5000把存

5、储器、外围电路和CPU集成在一个芯片上，构成了一个 单片计算机系统，大大降低了整个DSP应用系统的成本和体积，提高了可靠性。1-10简述C55x和C54x芯片的主要特点。C54x:采用改进HarVard结构，有1组程序读总线;1组程序地址总线；2组数据读总线；1组数据 写总线；3组数据地址总线CPU结构包括1个40位的算术逻辑单元(ALiJ)； 一个40位的筒形移位寄存器；2个独立的 40位累加器；1个乘加器(MAC)单元(由1个17位X 17位的乘法器和1个专用的40位加法 器组成)；1个用于Viterbi计算的比较、选择、存储(CSSIJ)单元；1个指数编码器；2个地 址发生器单元拥有19

6、2K字存储空间，包括64K字程序存储空间,某些芯片有扩展程序存储空间64K字的数据存储空间;64K字I/O接口空间片上外围电路有软件可编程等待状态发生器；可编程分区转换逻辑电路；带内部振荡器或外 部时钟源的片内锁相环发生器；全双工操作的串行口；带4位预定标器的16位可编程定时 器；主机并行接口 (HPI)；外部总线控制等典型周期指令：25ns、12.5ns、IOnS,对应的速度分别达到40MIPS、80MIPS 100MIPS C55x：为C5000系列的最新一代产品，与C54x的源代码兼容。与C54x相比，C55x处理速度明显提高、功耗明显降低；在结构上复杂的多，采用近似“双 CPU结构。C

7、55x具有2个乘加器(MAC)单元，4个40位累加器；能够在单周期内做2个17 位 17位的乘法运算。C55x有12组总线，即1组程序读总线;1组程序地址总线；3组数据 读总线；2组数据写总线；5组数据地址总线.其指令单元每次可从存储器中读取32位程序 代码(C54x只能读取16位)，某些C55x芯片含有指令高速缓冲器(Cache),以减少对外 部存储器的访问，改善了书籍吞吐率并降低了功耗。C55x采用了 16字节的可变宽带指令 (C54x的指令长度为固定的16位)，从而提高了代码的密度。第二章2-1、C55x芯片由哪些基本部分组成？答：CPU、存储空间和片内外设。(不同芯片体系结构相同，它们

8、具有相同的CPU内核，但片上存储器和外围电路配置有所不同） 2-2、C55x CPU包括哪些功能单元？答：C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接口单元（M单元）2-3、TMS320VC5509A的片上外设有哪些？1个可编程数字锁相环时钟发生器（DPLL）2个20位的通用定时/计数器8个可配置的通用I/O引脚（GPIO）3个多通道串行缓冲口（MCBSP）1个I2C总线接口1个USB接口增强型主机接口 （EHPI）外部存储器接口 （EMIF）模/数转换器（ADC）直接存储器访问控制器（DMA）实时

9、时钟（RTC）看门狗定时器指令高速缓冲（I-CaChe）（TMS320VC5509A芯片无此项，只在型号TMS320VC550 5502, 5510上有）2-4、TMS320VC5509A的供电电源有哪些？ CPU内核电压CVDD为什么采用低电压？CVDD：数字电源+1.6V,为CPU内核提供电源DVDD：数字电源+3. 3V,为I/O引脚提供电源USBVDD：数字电源+3. 3V ,为USB模块的I/O引脚提供电源Usbpllvdd：数字电源，+.6v,为USB PLL提供电源RDVDD:数字电源，+3. 3V,为RTC模块的I/O引脚提供电源RCVDD：数字电源，+1.6V,为RTC模块提

10、供电源AVDD：模拟电源，为10位A/D模块提供电源采用低电压：因为DSP主要用于运算，运行速度快，工作电压低利于功耗的降低，利于芯片 的散热，在全速运行时不会产生芯片的发热问题。2-5、C55x内部总线有哪些?各自作用是什么？C55xCPU含有12组内部独立总线，即：程序地址总线（PAB） ： 1组，24位；读程序地址的总线，每次从程序空间读时，传输24 位地址。程序数据总线（PDB） ： 1组，32位；读程序数据的总线，从程序存储器传送4字节的程序 代码给CPUo数据读地址总线（BAB、CAB、DAB） ： 3组，24位；BAB：在读系数时传输24位地址； DAB：在数据空间或I/O空间每

11、读一次时传送一个地址，CAB在两次读操作里送第二个地 址。数据读总线（BB、CB、DB） ： 3组，16位；BB：从内存传送一个16位数据值到CPU。BB不 和外存连接。BB传送的数据，由BAB完成寻址某些专门的指令，在一个周期里用间接寻址 方式，使用BB、CB和DB来提供3个16位的操作数。经由BB获取的操作数，必须存放在 一组存储器里，区别于CB和DB可以访问的存储器组。DB从数据空间或I/O空间读数据， CB在读长类型数据或读两次数据时送第二个值。数据写地址总线（EAB、FAB） ： 2组，24位；EAB在向数据空间或I/O空间写时传送地 址，FAB在双数据写时，传送第二个地址。数据写总

12、线（EB、FB） ： 2组，16位；EB把数据送到数据空间或I/O空间，FB在写长型数 据或双数据写时传送第二个值。2-6、C55x的指令流水线有哪些操作阶段？每个阶段执行什么任务？C55x的指令流水线分为两个阶段：第一阶段称为取指阶段。从存储器取来32位指令包，将其存入指令缓冲队列（IBQ）中， 并送48位指令包给第二流水阶段。PF1：向存储器提交要提取程序的地址3PF2：等待存储器响应3F：从存储器提取一个指令 包，放入IBQ3PD：对IBQ里的指令作预解码。第二阶段称为执行阶段,对指令进行译码，并完成数据访问和计算。解码（D） 3寻址（AD） 3访问1 （ACl） 3访问2 （AC2）

13、3读（R） 3执行（X） 3写（W） 3写+ （W+）2-7、C55x的CPU包括哪几个累加器？在C54兼容模式（C54CM=1）下如何保持与C54的兼 容？C55x的CPU包括4个40位的累加器：AC0-AC3o四个累加器等价，任何一条使用一个累加 器的指令，都可以通过编程来使用四个累加器中的任何一个。在C54x兼容模式下，累加器 ACO和ACl分别对应于C54x里的累加器A, Bo2-8. C55x的CPU包括哪几个状态寄存器？其中涉及到C54兼容模式的位有哪些？C55x有4个16位的状态寄存器（ST0_55-ST3_55）oASM位域、BRAF位、C16位、C54CM位、M40位（M40

14、 = 0时，若C54CM位=1,则第31位不再 是符号位，而是第39位是符号位;累加器和0的比较，用第390位来进行；带符号位的 移位如M40 = l） O2-9. C55x的CPU在读取程序代码和读/写数据时有什么不同？CPU读取程序代码时，一次读取32位指令代码（程序读数据总线宽度是32位的），使用24 位的地址访问相关的字节；而CPU读/写数据时，使用23位的地址访问相关的16位字（数 据读数据总线宽度是16位的）。这两种情况下，地址总线上均为24位值，只是数据寻址时， 地址总线上最低位强制填充Oo2-10、C55x的堆栈有哪些种类？涉及到的寄存器有哪些？C55x支持2个16位堆栈，即数

15、据堆栈和系统堆栈。涉及寄存器：扩展数据堆栈指针寄存器 （XSP）,数据堆栈指针寄存器（SP）,扩展系统堆栈指针寄存器（XSSP）,系统堆栈指针寄存 器（SSP）, SPH （XSP和XSSP的高7位部分）2-11、C55x对中断是如何处理的？ 接收中断请求。软件和硬件都要求DSP将当前程序挂起。响应中断请求。CPU必须响应中断。如果是可屏蔽中断，响应必须满足某些条件；如果是 不可屏蔽中断，则CPU立即响应。准备进入中断服务子程序。-完成当前指令的执行，并冲掉流水线上还未解码的指令。-自动将某些必要的寄存器的值保存到数据堆栈和系统堆栈。-从用户事先设置好的向量地址获取中断向量，该中断向量指向中断服务子程序。执行中断服务子程序。CPlJ执行用户编写的ISR。ISR以一条中断返回指令结束，自动恢 复步骤中自动保存的寄存器值。第四章4-1、C55x有哪些寻址方式1）绝对寻址方式（kl6, k23, I/O）：通过在指令中指定一个常数地址完成寻址。2）直接寻址方式（DP, SP,寄存器位，PDP）：使用地址偏移量寻址3）间接寻址方式（AR,双AR, CDP,系数）：使用指针完成寻址访问数据空间，I/O空间、寄存器位、存储器映射寄存器4-2、如何选择DP直接寻址方式和SP直接寻址方式？两种寻址方