深度解析电容对ESD的影响.docx

《深度解析电容对ESD的影响.docx》由会员分享，可在线阅读，更多相关《深度解析电容对ESD的影响.docx（5页珍藏版）》请在第一文库网上搜索。

1、深度解析电容对ESD的影响ESD：ESD（EIeCtrO-StatiCdiSCharge）的意思是“静电释放”。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科。因此，国际上习惯将用于静电防护的器材统称为ESD,中文名称为静电阻抗器。电阻，电容，电感作为无源三兄弟是电路中最常见的结构，即便电路中没有使用这些器件，但是寄生电阻，寄生电容，寄生电感也会在电路中无处不在。电容相较于电感在电路中更为常见，而且有些特殊的模拟IC需要使用电容进行隔离。常见的电容主要有MoS电容，M1M电容，MoM电容三种。MoS电容利用的是MoS中寄生的Cgd；Cgb；Cgs,栅与源漏体作为电极，氧

2、化层作为介质层,形成电容。图IMOS电容示意图。MOM电容：MetaI-OXide-Meta1插指电容，利用了同层金属边沿间的电容。在芯片的工艺中，同层金属间会使用SiCN（纳米工艺）或者Si02（亚微米工艺）作为填充物，利用该填充物作为电容介质层，同层金属的边沿作为电极。因为是插指状电容，其容值很大，且对称性好。图2MOM电容示意图。M1M电容：MetaI-InSUIator-Meta1平板电容。利用不同金属做成平板电容。在芯片的制备过程中，在不同金属层间需要填充金属隔离填充物，（纳米工艺选择SiCOH,亚微米工艺选择Si。2），将上下两层金属作为极板，金属层间的金属氧化物隔离层作为介质。该

3、类型电容容值较为精确，但是随着工艺结点的缩小,金属氧化物隔离层的缩减，该电容已经不适用于先进工艺。这里顺带说一下，在使用MIM电容时需要注意P1asmaChargingDamage,就是电容的上下极板的天线效应会造成损伤，一般fab厂会提供designru1e避免这类错误。Meta19Meta18Meta17Meta16Meta15Meta14图3MIM电容示意图。如果单纯只考虑电容的ESD性能，只需要保证其两端电压低于击穿电压便可。但是某些特殊电路中电容与电阻构成的RC电路在面对ESD冲击时，会对整个电路的ESD特性产生影响，这也是作者在工作过程中所遇到的问题。HBM波形发生器的电路与波形已

4、在之前章节阐述。该波形是利用了RC电路的固有响应特性，而HBM波形生成器中存在的大量寄生电容和电感，会让HBM波形与标准固有响应波形产生差距。（HBM波形的衰减阶段满足指数函数形式）在ESD测试时，电路中的电容主要有三种情况，图4中的一号电容，这种电容与ESD放电路径无关，完全断路。这种情况下电容不会对整个电路的ESD性能产生任何影响，其本身也不会受到ESD影响。图4中二号电容，与ESD放电路径并联，并不会对ESD泄放带来负面影响，如图5所示。图4ESD测试中不同连接方式的电容。图5中X7R和AFE是两种不同寄生电容的ESD防护器件，其中X7R的容抗较低，AFE的容抗较高，可以观察到容抗越低的

5、ESD器件，IC输入端的ESD电流越高，防护能力越差，反之防护器件的容抗越高，输入端的ESD电流峰值越低，ESD脉冲电流越平缓。所以在ESD防护电路中，在ESD放电路径中将电容与ESD防护器件并联，增大防护器件容抗，从而降低ESD脉冲峰值，让ESD波形更加平缓，能量分布更加分散，有利于ESD防护。图5不同阻抗电容对ESD波形的影响。最需要注意的是图4中的3号情况，这种情况并不常见。在端口对端口的ESD泄放路径中存在串联电容，并且路径中会有寄生电阻或其它器件带来的阻抗R1和R2。从现有实验结果上看，RI；R2；C3构成的RC电路会对ESD性能产生一定影响。通过确认，排除了C3因为耐压问题而造成的

6、失效。但是苦于没有前人对这方面进行研究，作者也只能进行猜测。从整体上看，串联电容的效果正好与并联电容的效果相反，串联降低了总的电容，会让ESD波形更窄，能量更加集中，更加容易发生失效。从细节上看,ESDgenerator对于串联在ESD放电路径上的电容来说相当于一个冲激电源。根据电荷守恒定理，从ESDgenerator产生的电荷与最后从系统中流出的电荷总量是守恒的。（忽略器件雪崩击穿产生的载流子，这部分电荷总量相对较小）电荷迁移造成了冲激电流的变化，如图6所示，R1,C3,R3会使得整个波形的持续时间T2变短，从而造成较高的瞬态冲激电流，相当于对ESD波形进行了二次整形，影响了整个电路的ESD鲁棒性。图6R1,C3,R3对ESD电流的整形作用。同时经过上面的分析可以看出如果想提高ESD能力，无论是GGNMOS还是二极管都需要尽可能多的并联，一方面是提高过大电流能力，另一方面是提高寄生电容，让ESD电流变得更加平缓，能量更加分散。但是增加寄生电容对于高速电路是不可容忍的。这就需要ESD设计人员与电路设计人员进行协商。