数电课程设计-篮球竞赛30秒计时器.docx

《数电课程设计-篮球竞赛30秒计时器.docx》由会员分享，可在线阅读，更多相关《数电课程设计-篮球竞赛30秒计时器.docx（20页珍藏版）》请在第一文库网上搜索。

1、数字电子技术课程设计学院：班级：姓名：学号：摘要本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。本设计完成的中途计时功能,实现了在许多的特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。此计时器的设计采用模块化结构，主要由以下3个组成，即计时模块、控制模块、以及译码显示模块。在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。此电路是一时钟产生，

2、触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。关键字计时器光电报警模块化目录前言4第一章计数器概述51.1计时器的特点及应用51.2设计任务及要求6第二章电路设计原理及单元模块72.1设计原理72.2设计方案82.3单元模块102.3.1842IBCD码递减计数器模块102.3.2时钟模块132.3.3辅助时序控制模块142.3.4译码显示模块17第三章安装与调试203.1电路的安装203.2电路的调试20第四章实验体会21结论23参考文献24附录25前言电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼

3、学生能力的一个环节。在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸,药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。在篮球比赛中，规定了球员的持球时间不能超过30秒，否则就犯规了。本课程设计的“篮球竞赛30秒计时器”，可用于篮球比赛中，用于对球员持球时间30秒限制。一旦球员的持球时间超过了30秒，它自动的报警从而判定此球员的犯规。本设计主要能完成：显示30秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；计时器为

4、30秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。整个电路的设计借助于EWB5.12仿真软件和数字逻辑电路相关理论知识，并在EWB5.12下设计和进行仿真，得到了预期的结果。第一章计时器概述1.1 计时器的特点及应用随着社会文明的进步和科学技术的发展，先进的电子技术在各个近代学科门类和技术领域占有不可或缺的核心地位。在我国现代化建设的发展进程中，数字电子技术在国民经济和科学研究各个领域的应用也越来越广泛。而计时器恰恰是数字电子技术的一个重要组成部分，计时器是一个用来实现计数功能的时序部件，它不仅可以用来计脉冲个数，还常用来做数字系统的定时、分频，执

5、行数字运算，以及其他特定的逻辑功能等等。计时器的种类很多。按构成计时器的各触发器是否使用同一个时钟脉冲源来分,可以分为同步计时器和异步计时器。根据计时制的不同，可以分为二进制、十进制和任意进制计时器。根据计时器的增减趋势，又可以分为加法、减法和可逆计时器。还有可预置数和可编程序功能计时器等等。目前，无论是TT1还是CMOS集成电路，多有品种较齐全的中规模集成计时器，使用者只要借助于期间手册提供的功能表和工作波形图及管脚图排列，就能正确地使用这些器件。1.2 设计任务及要求1.2.1 基本要求：(1)具有显示30秒计时功能；(2)系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；

6、(3)在直接清零时，要求数码管显示器灭灯；(4)计时器为30秒递减计时，其计时间隔为1秒;（5）计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。1.2.2 设计任务及目标：（1）根据原理图分析各单元电路的功能；（2）熟悉电路中所用到的各集成块的管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求;（4）写出完整、详细的课程设计报告。1.2.3 主要参考器件：NE555741S161（1）741S192（2）第二章电路设计原理与单元模块2.1设计原理30秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路

7、（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。图2-130秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TT1与非门组成的多谐振荡器构成。译码显示电路由741S48和共阴极七段1ED显示器组成。报警电路在实验中可用发光二极管代替。2.2设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂

8、停/连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号CP,同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；当暂停/连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停/连续开关拨在连续时，计数器继续递减计数。系统设计框图如图2-1所示。篮球竞赛30秒计时器实验电路如图2-2所示。如果根据实验所提供的参考器件，还可在秒脉冲发生模块上做些变化，前者产生的脉冲周期直接是1秒；如果让其产生的秒

9、脉冲频率为IOHz,触发脉冲输出的方波周期为0.1秒，再将该脉图2-2篮球竞赛30秒计时器冲信号送到由741S161构成的十分频器，由741S161输出的脉冲周期为1秒，再将该信号送到计数器741S192的CP减计数脉冲端。如此就可得到两个方案，由于两方案原理相同，故本设计只采用方案一所述，即直接由555多谐振荡器产生脉冲周期为1秒的脉冲。其电路如图2-2所示。2.3单元模块2.3.1842IBCD码递减计数器模块计数器选用汇总规模集成电路741S192进行设计较为简便，741S192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图2-3是7

10、41S192外引脚及时序波形图。图中。弓、。与分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。1万是异步并行置数控制端（低电平有效），CO,而分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-DO是并行数据输入殿，Q3-QO是输出端。74192的功能表见下表2-1所示。其工作原理是：当Z5=1,CR=O,若时钟脉冲加到C心端，且C二1表2-1741S192功能表1XXX河夺00XX置数01t1加法计数011减法计数则计数器在预置数的基础上完成加计数功能，当加计数到9时，而端发出进位下跳变脉冲；若时钟脉冲加到C2端，且C&=1则计数器在预置数的基础上完成减计数功能，当减计数到。时

11、，BO端发出借位下跳变脉冲。由741S192构成的三十进制递减计数器如下图2-4所示SV图2-4842IBCD三十递减计数器其预置数为N=(00110000)=(30)i0o它的计数原理是：只有当低位两端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，且。耳为0时，置数端m=0,计数器完成并行置数，在。耳端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。2.3.2时钟模块为了给计数器741S192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路)，其基本电路如图2-6示.其中555管脚图如下图2-5示.由555工作特性和其输出周期计算

12、公式可知,其产生的脉冲周期为：T=O.7(R1+2R2)Co因此,我们可以计算出各个参数通过计算确定了R1取15k欧姆,R2取68k欧姆,电容取C为IOUF、C1为0.IuF,.这样我们得到了比较稳定的脉冲,且其输出周期为1秒.D,N,FEPackagesGNDTRIGGEROUTPUTRESETvCCDISCHARGETHRESHO1DCONTRO1VO1TAGE图2-5555管脚图图2-6555多谐振荡电路图2.3.3辅助时序控制模块为了保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。从系统的设计要求可知，控制电路要完成以下四项功能：操作“直接清零”开关时，要求计数

13、器灭灯。闭合“启动”开关时，计数器应完成置数功能，显示器显示30秒字样；断开“启动”开关时，计数器开始进行递减计数。当“暂停/连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP,计数器暂停计数，显示器上保持原来的数不变，“暂停/连续”开关处于“连续”位置时，计数器继续累计计数。当计数器递减计数到零（即定时时间到）时，控制电路应发出报警信号，使计数器保持零状态不变，同时报警电路工作。如图2-7所示.+5VB02图2-7光电报警电路当计数到零时,两计数器借位端输出多为低（O）,故本设计将高位片借位至反馈到二极管负极性端,止匕时+5V电源经Ik电阻使发光二极管发出光电报警信号,完成报警功能,

14、而在递减计数时，瓯端输出为高（1）,二极管不报警.图2-8是辅助时序控制电路图。图2-8辅助时序控制电路图（时钟信号控制电路）1D接741S192的预置数控制端，当开关S1合上时，1D=O,741S192进行置数；当S1断开时，D=1,741S192处于计数工作状态，从而实现功能的要求，当然本设计只要将启动信号直接加到置数端,见图2-2。图2-8是时钟脉冲信号少的控制电路，控制少的放行与禁止。当定时时间未到时,741S192的借位输出信号路，BO2-V则少信号受“暂停/连续”开关S?的控制，当S?处于“暂停”位置时，门G3输出0,门G2关闭，封锁少信号，计数器暂停计数；当S2处于“连续”位置时

15、，门G3输出1,门G2打开，放行少信号，计数器在少作用下，继续累计计数。当定时时间到时瓯二0,门G2关闭，封锁CP信号，计数器保持零状态不变。从而实现了功能、的要求。注意，瓯是脉冲信号，只有在。与保持为低电平时，瓯输出的低电平才能保持不变。至于功能的要求，可通过控制741S192的异步清零端0?实现（图中未画出）。2. 3.4译码显示模块此模块主要是由741S48译码器和共阴极七段1ED显示器组成，通过计数器加到译码器，从而实现共阴极七段1ED显示器从30递减到零的计数显示功能。/1.741S48是七段显示译码器，其管脚图如下图2-9所示。现将各管脚功能介绍一下：&A、B、C、D是BCD码的输入端；-a,b,c,d,e,f,g是输出端;匕试灯输入端而：低电平有效。当ZT=O时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏；匕动态灭零输入端而1低电平有效。当方=1、而7=0、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消