八位加法器设计实验报告.docx
《八位加法器设计实验报告.docx》由会员分享,可在线阅读,更多相关《八位加法器设计实验报告.docx(8页珍藏版)》请在第一文库网上搜索。
1、实验四:8位加法器设计实验1 .实验目的:熟悉利用quartus原理图输入方法设计简单组合电路,掌握层次化设计方法。2 .实验原理:一个八位加法器可以由八个全加器构成,加法器间的进位可以串行方式实现,即将低位加法器的进位输出COUt和相邻的高位加法器的最低进位输入信号Cin相接。3 .实验任务:完成半加器,全加器,八位加法器设计,使用例化语句,并将其设计成一个原件符号入库,做好程序设计,编译,程序仿真。1)编译成功的半加器程序:modu1eh_adder(a,b,so,co);inputa,b;outputso,co;assignso=ab;assignco=a&b;endmodu1e2)编译
2、成功的全加器程序:modu1ef_adder(ain,bin,cin,cout,sum);outputcout,sum;inputain,bin,cin;wirenet1,net2,net3;h_adderu1(ain,bin,net1,net2);h_adderu2(.a(net1),.so(sum),.b(cin),.co(net3);oru3(cout,net2,net3);endmodu1e3)编译成功的八位加法器程序:modu1ef_adder8(ain,bin,cin,cout,sum);output7:0sum;outputcout;input7:0ain,bin;inputci
3、n;wirecout0,cout1,cout2,cout3,cout4,cout5,cout6;fadderu(.ain(ain0),.bin(bin0),.cin(cin),.sum(sum0),.cout(cout0);fadderu1(.ain(ain1),.bin(bin1),.cin(cout0),.sum(sum1),.cout(cout1);fadderu2(.ain(ain2),.bin(bin2),.cin(cout1),.sum(sum2),.cout(cout2);fadderu3(.ain(ain3),.bin(bi13),.cin(cout2),.sum(sum3),
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 八位 加法器 设计 实验 报告
